Hamming Codierer

(Firma: KIT) #4811331
Lesenswert?

library ieee;
use ieee.std_logic_1164.all;

entity hamming-coder is
  port (
    A: in std_logic_vector (4 downto 0);
    K: out std_logic_vector (3 downto 0)
    );
  end entity hamming-coder;

architecture behavior hamming-coder is

begin


-> erbitte um Lösungsvorschläge. :)
Angehängte Dateien:
Gast #4811345
Lesenswert?

1
library ieee;
2
 use ieee.std_logic_1164.all;
3
 
4
entity hamming-coder is
5
  port (
6
    A: in std_logic_vector (4 downto 0);
7
    K: out std_logic_vector (3 downto 0)
8
    );
9
  end entity hamming-coder;
10
 
11
architecture behavior hamming-coder is
12
 
13
begin
14
 K <= hamming (A);
15
end;

Bitteschön.
Gast #4811515
Lesenswert?

Auch ich hätte mal wieder eine Anfrage:

Ist es möglich, in VHDL einen Nach-Hausaufgaben-Lösungen-Fragen-Erkenner 
zu schreiben, der automatisch solche Postings beantwortet?
Die Netiquette scheint ja nicht mehr zu greifen.

Ich möchte auch zu bedenken geben, dass es absolut NICHTS bringt, sich 
diese Hilfe in den Foren zu holen. Denn später wird im Job etwas mehr 
Biss erwartet, und die LinkedIn-Einserkandidaten mit fehlendem 
Einarbeitungs-Gen verseuchen die Joblandschaft schon zur Genüge.
(Firma: fritzler-avr.de) #4811885
Lesenswert?

Experte schrieb im Beitrag #4811831:
> Wer da nicht mitmacht, bleibt zurück und packt erst gar nicht das
> Studium.

Also ich habs bisher ohne Beschiss gepackt.
Vollzeitstudium heißt nunmal ne 60h Woche mindestens.
Wer das nicht rafft fliegt früher oder später.

Ein Semester hat 30LP (Leistungspunkte).
1 LP = 30h Arbeitsaufwand.
-> 900h/Semester
Vorlesungszeit für das TUB WS16/17 sind 15 Wochen
-> 60h/Woche
Im Endeffekt etwas weniger, da ist auch Klusurvorbereitung mit drinne 
und die finden ja nach den Vorlesungswochen statt.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren