Ich habe ein paar kleine Designs, die ich mal mit dem Spartan3 entwickelt habe. Die ich jetzt in einen Artix wieder zum Leben bringen muss. Leider habe ich das Gefühl, es geht um ein Vielfaches langsamer das Fitten. Obwohl ich einen viel schnelleren Rechner als damals habe und auch das Design muß nur in den FPGA und der ist auch um eine vielfaches größer. Gibt es eine Option oder eine Einstellung wirf das Design in den FPGA ohne weitere Optimierung? Ich will Zeit in der Entwicklung sparen.
Auch unter ISE hat das Implementieren umso länger gedauert je größer das FPGA war. Der Artix hat um ein Vielfaches Mehr an Ressourcen als der olle Spartan, da dauert auch ein leeres Design schon lange. Insgesamt ist Vivado aber schon ein Stück langsamer als ISE, das ist schon richtig.
Gast
#4811582
René D. schrieb: > Obwohl ich einen viel schnelleren Rechner als damals habe und > auch das Design muß nur in den FPGA und der ist auch um eine vielfaches > größer. Wähle mal den kleinstmöglichen Artix aus (sofern nicht schon geschehen).
Zorg schrieb: > René D. schrieb: >> Obwohl ich einen viel schnelleren Rechner als damals habe und >> auch das Design muß nur in den FPGA und der ist auch um eine vielfaches >> größer. > > Wähle mal den kleinstmöglichen Artix aus (sofern nicht schon geschehen). Hardware ist bereits gesetzt.
Mein I7 hat auch mehrere CPUs. Vivado nutzt nur eine CPU. Da wird nicht optimal parallelisiert.
Gast
#4811618
René D. schrieb: >> Wähle mal den kleinstmöglichen Artix aus (sofern nicht schon geschehen). > > Hardware ist bereits gesetzt Ne ich meinte nur mal zum Testen als Vergleich nicht real auf der Platine ;-)
4X Faster Implementation The Vivado Design Suite accelerates implementation by delivering more turns per day while helping to eliminate them altogether. Vivado’s analytical placer delivers 4X faster runtimes and half the memory footprint of competing solutions. I miss the 4x faster
Gast
#4811641
>I miss the 4x faster
du vergleichst äpfel mit birnen
Quartus ist erstaunlich schnell. Hab ich irgendwann im Sommer mal gegen Vivado getestet, gleiches Design, einmal dickes Altera FPGA und einmal kleiner Artix. Quartus hat sehr krass gewonnen. Auf Wunsch mache ich das gerne auch nochmal wenn ich Zeit habe.
Gustl B. schrieb: > Quartus ist erstaunlich schnell. Hab ich irgendwann im Sommer mal gegen > Vivado getestet, Habe ich vor einiger Zeit auch schon gemacht: Beitrag "Ist Xilinx (Vivado) wirklich so langsam?" Zu Vivado ist zu sagen, dass Xilinx Fortschritte macht. Mittlerweile entwickle ich auf dem Tool, gewisse Macken wurden ausgemerzt (z.B. der ehemals 20-minütige VHDL-Synthesischeck geht jetzt ähnlich schnell wie mit Quartus) und Vivado braucht jetzt nur noch (knapp) doppelt so lange für die Synthese mit gleicher Komplexität...
Gast
#4811738
René D. schrieb: > Vivado nutzt nur eine CPU. Auf deiner Konfiguration vielleicht, aber grundsätzlich geht da mehr. https://www.xilinx.com/support/answers/50345.html
Vivado hat defaultmässig einiges eingeschaltet, was bei der ISE defaultmässig off ist, habe ich inzwischen gelernt. Ein Punkt ist z.B. das RTL-view, das bei Vivado aufwändiger ist und sicher Zeit wegfrisst. Das erstmalige Übersetzen ist auch mit viel mehr over head belastet, weil erst allerlei design check points erzeugt werden. Die allerdings helfen bei der späteren Resynthese.
Gast
#4821289
Gustl B. schrieb: > gleiches Design, einmal dickes Altera FPGA und einmal > kleiner Artix Der Vergleich geht aber nach hinten los. Bei einem grösseren FPGA habe ich zum Fitten einfach mehr Platz. Wenn dann mit vergleichbar grossen FPGAs.