Xilinx Vivado LVDS RX DPA (dynamic phase alignment)

[P. K. (pek)]

Hallo zusammen

ich habe folgenden Ansatz für meinen LVDS-Receiver (Vivado 2016.2, 
Kintex UltraScale):

  -----------------------------------------------------------------------------
  IBD : IBUFDS
    generic map (
      DQS_BIAS => "FALSE"               -- (FALSE, TRUE)
      )
    port map (
      O  => RxxD(i),                    -- 1-bit output: Buffer output
      I  => LvdsRxxDI_p(i),             -- 1-bit input: Diff_p buffer input (connect to top-level port)
      IB => LvdsRxxDI_n(i)              -- 1-bit input: Diff_n buffer input (connect to top-level port)
      );
  -----------------------------------------------------------------------------
  ISD : ISERDESE3
    generic map (
      DATA_WIDTH        => 8,           -- Parallel data width (4,8)
      FIFO_ENABLE       => "FALSE",     -- Enables the use of the FIFO
      FIFO_SYNC_MODE    => "FALSE",     -- Enables the use of internal 2-stage synchronizers on the FIFO
      IS_CLK_B_INVERTED => '0',         -- Optional inversion for CLK_B
      IS_CLK_INVERTED   => '1',         -- Optional inversion for CLK
      IS_RST_INVERTED   => '0',         -- Optional inversion for RST
      SIM_DEVICE        => "ULTRASCALE" -- Set the device version (ULTRASCALE, ULTRASCALE_PLUS_ES1)
      )
    port map (
      FIFO_EMPTY  => open,              -- 1-bit output: FIFO empty flag
      Q           => RxParxD((8*i)+7 downto (8*i)),           -- 8-bit registered output
      CLK         => RxxC,              -- 1-bit input: High-speed clock
      CLK_B       => RxxC,              -- 1-bit input: Inversion of High-speed clock CLK
      CLKDIV      => LocxC,             -- 1-bit input: Divided Clock
      D           => RxxD(i),           -- 1-bit input: Serial Data Input
      FIFO_RD_CLK => '0',               -- 1-bit input: FIFO read clock
      FIFO_RD_EN  => '0',               -- 1-bit input: Enables reading the FIFO when asserted
      RST         => ResLvdsxR          -- 1-bit input: Asynchronous Reset
      );
  ---------------------------------------------------------------------------

Das funktioniert soweit tipp-topp, solange mein PLL-Input-Clock zusammen 
mit den Daten kommt. Nun habe ich ein anderes LVDS-Interface (ein 
einzelnes Signal-Paar), welches ohne Clock daher kommt, dessen Quelle 
aber von meinem FPGA geclockt wird. Das System läuft also synchron (wenn 
alle PLL eingeschwungen sind) aber mit unbekannter Phase.

Zum Thema DPA (dynamic phase alignment) heisst es im Xilinx PG188 April 
2016 lapidar: Unsupported feature (p.6).

Wie geht Ihr das an?

Gruss

[Duke Scarring (Gast)]

P. K. schrieb:
> Zum Thema DPA (dynamic phase alignment) heisst es im Xilinx PG188 April
> 2016 lapidar: Unsupported feature (p.6).
Klingt für mich, als wenn da was in der Hardware kaputt ist.

Evtl. kannst Du ja die Phase an der PLL verschieben.
Hilfreich ist es da, wenn man auf dei Leitung ein Trainigspattern geben 
kann, um auf der anderen Seite die richtige Phase zu finden...

Duke

[Weltbester FPGA-Pongo (Gast)]

Da bräuchte man noch ein bischen mehr Code. Wie berechnest Du den offset 
zwischen der ausgehenden und der eingehenden Phase? Gibst Du den 
ausdrücklich an?

[P. K. (pek)]

Weltbester FPGA-Pongo schrieb im Beitrag #4817426:
> Da bräuchte man noch ein bischen mehr Code.
Mehr ist da nicht. Es handelt sich beim Beispiel um dasjenige, welche 
ein I/F bedient, welches den clock mit dabei hat und ich so die PLL 
damit speisen kann. Das funktioniert soweit ganz gut.

Weltbester FPGA-Pongo schrieb im Beitrag #4817426:
> Wie berechnest Du den offset
> zwischen der ausgehenden und der eingehenden Phase?
Gar nicht, der ist nach jedem Restart anders. Deswegen hätte ich ja 
gerne DPA eingesetzt und bin über den zitierten Kommentar im PG188 
gestolpert.

Duke Scarring schrieb:
> Evtl. kannst Du ja die Phase an der PLL verschieben.
Ja, das wäre dann das letzte Mittel, wenn sonst gar nichts mehr hilft. 
Möchte natürlich vermeiden, das händisch zu tun...

[Weltbester FPGA-Pongo (Gast)]

Das wirst Du aber müssen, wenn Du mit einem nicht gekoppelten Takt 
arbeitest.

[Weltbester FPGA-Pongo (Gast)]

Eines noch:

Wozu brauchst du das:

IS_CLK_INVERTED   => '1',

?

[P. K. (pek)]

Weltbester FPGA-Pongo schrieb im Beitrag #4818627:
> Das wirst Du aber müssen, wenn Du mit einem nicht gekoppelten Takt
> arbeitest.

Tja, mittlerweile sehe ich das auch so. Aussage meines FAE: Die normalen 
IOs haben leider keinen Clock-Recovery Schaltkreis. Diesen 
Clock-Recovery gibt es nur in den Gigabit-Transceivern (GTx).

[Duke Scarring (Gast)]

Wie das mit der Data Recovery auf normalen IOs funktioniert steht in 
XAPP224 drin.

Duke

[J. S. (engineer)]

Das hätte ich jetzt auch gesagt. Du musst den SERDES-Takt aus dem 
eingehenden Takt gewinnen und im Fall der unbekannten Phase, diese 
ermitteln. Also Takt sampeln und Rauschen bestimmen, dann die Phase der 
SERDES-Clock mittig einstellen.

Ohne einen Takt, wie gehabt, anhand der Qualität der Daten.

Das Vorgeben per Clock-PLL-Offset ginge nur für ausreichend langsame 
Takte. Eine statische Beziehung zwischen den Takten erschlägt z.B. nicht 
den Temperaturdrift.

Ich hatte das Thema mal beim Cameralink. Beim Virtex ging es 
konventionell, beim Spartan musst man nachsynchronisieren.