Hallo, ich habe meine erste eigene Platine entworfen und herstellen lassen. Ich muss einen 48-QFN-Chip drauflöten. Ich habe beim layout dummerweise nicht bedacht das diese Chips ein Thermal Pad haben. Ich habe sogar Leiterbahnen "unter" dem Chip gezogen. Wie ist das mit dem Thermal Pad? Muss ich ein neues Layout herstellen lassen wo die Bahnen nicht unter dem Chip hergehen? Und sollte ich das Thermal Pad z.B auf Masse legen? Ich habe dazu leider nichts gefunden und hoffe mir kann jemand helfen. Gruß Tho
:
Verschoben durch Moderator
Tho S. schrieb: > Wie ist das mit dem Thermal Pad? Das kommt ganz auf das jew. IC an. Manche verwenden das Thermal Pad nur um Wärme in das PCB abzuleiten, andere führen darüber (teilw. auch nur über das Thermal Pad) die GND-Anbindung der Versorgungsspannung aus dem Gehäuse. Es gibt auch IC's da wird ausdrücklich verlangt, das Thermal Pad im Kupfer zwar vorzusehen, aber mit Lötstopplack zu verschließen. Wie damit umzugehen ist, sollte aber im Datenblatt angegeben sein. Deshalb: Mark W. schrieb: > Welcher Chip ist es denn?
VIA schrieb: > Es gibt auch IC's da wird ausdrücklich verlangt, das Thermal Pad im > Kupfer zwar vorzusehen, aber mit Lötstopplack zu verschließen. Mir erschließt sich der Sinn dieser Anforderung nicht. Insbesondere deshalb, weil der Stopplack ein eher zwielichtiger Isolator wäre... Hast du da mal ein Beispiel?
Tho S. schrieb: > Hallo, > > ich habe meine erste eigene Platine entworfen und herstellen lassen. > Ich muss einen 48-QFN-Chip drauflöten. Ich habe beim layout dummerweise > nicht bedacht das diese Chips ein Thermal Pad haben. Ich habe sogar Beim Schaltregler wird kritisch, bzw. da wo immer gut Dampf durchgeht, kannst dann M12 Mutter oder so als Kühlkörper draufkleben :-)). Am sonsten wenns nicht um Leistungsteil handelt, geht das.
> Ich habe sogar Leiterbahnen "unter" dem Chip gezogen.
Da gibt es mehr als nur ein thermisches Problem.
(falls "unter" bedeutet "direkt unter dem Chip")
Hallo, erstmal Danke für die Antworten. Es handelt sich um einen ATA6870N. Es ist ein 48-PLQW-QFN-CHIP. Das Layout habe ich bereits so verändert, dass die Leiterbahnen und Vias nicht mehr direkt "unter" dem Chip sind. Jetzt habe ich gesehen dass man noch Vias in der Thermischen Fläche macht. Eagle macht mir da Probleme. Weiß jemand zufällig was mein Problem ist? Ist die Thermische Fläche nur auf dem Top Layer anzubringen? Falls es einen Link gibt wo ich das nachlesen kann bitte posten. Im Datenblatt finde ich keine Infos dazu... Gruß Tho
Die Vias haben den Sinn, die Wärme schnell in andere Kupferlagen abzuführen (Wofür diese Vias auch unbedingt ohne Thermals gefertigt werden müssen, sonst ist die Wirkung eher gering)
Tho S. schrieb: > Jetzt habe ich gesehen dass man noch Vias in der Thermischen Fläche > macht. Tho S. schrieb: > Ist die Thermische Fläche nur auf dem Top Layer anzubringen? Du verstehst offensichtlich nicht den Sinn der Fläche: es geht um Wärmeableitung. Daher die Vias, die sollen die Wärme von der Lötfläche ableiten auf eine Fläche, die die Wärme an die Umgebung abgeben kann, also eine Fläche auf der anderen Seite oder innenliegende Dickkupferschichten bei Multilayern. Die Fläche unter dem IC kann die Wärme ja nirgendwohin ableiten. Ob eine solche Kühlung überhaupt notwendig ist, ergibt sich aus dem Einsatz, d.h. wieviel Verlustwärme das IC erzeugt. Wenn es ohne die Vias nicht heiss wird, kann das ja so funktionieren, aber i.A. sehen die Hersteller solche Flächen nicht nur zum Spass vor. Georg
Tho S. schrieb: > Jetzt habe ich gesehen dass man noch Vias in der Thermischen Fläche > macht. > Eagle macht mir da Probleme. Weiß jemand zufällig was mein Problem ist? Du musst die Vias und die Flaeche ins gleiche Netz legen?
> Es handelt sich um einen ATA6870N.
Im Datenblatt steht der zieht 15mA an 30V Versorgungsspannung bei
"normal operation". Das ist ein halbes Watt. Ohne Kühlung reicht das um
sich ne Brandblase am Finger zu holen.
Bei nem langsam getakteten Mikrocontroller der die meiste Zeit schläft
und so gut wie nichts zieht kann man das als letzten Ausweg aufgrund
Platzmangels in Erwägung ziehen und hat gute Chancen damit
durchzukommen, aber nicht bei so einem Heizelement.
Tho S. schrieb: > Eagle macht mir da Probleme. Welcher Art sind diese unbekannten Probleme? Wie hast du das Thermal Pad erzeugt? Als Polygon? Florian F. schrieb: > Du musst die Vias und die Flaeche ins gleiche Netz legen? In anderen Worten: gib den Vias den Namen "GND" (oder wie auch immer deine Masse heißt).
Tho S. schrieb: > Hallo, > > ich habe meine erste eigene Platine entworfen und herstellen lassen. > Ich muss einen 48-QFN-Chip drauflöten. Ich habe beim layout dummerweise > nicht bedacht das diese Chips ein Thermal Pad haben. Ich habe sogar > Leiterbahnen "unter" dem Chip gezogen. > > Es handelt sich um einen ATA6870N. > Es ist ein 48-PLQW-QFN-CHIP. > Setz ihn erstmal drauf und nimm die Platine als Prototype. Je nachdem wie warm er wird, kannst Du sicher damit testen. Bei dem Chip kann man schlecht vom Datenblatt abschaetzen, wieviel er tatsaechlich (in Deiner Schaltung) in Waerme umsetzt. Wenn Loetstop ueber den Leiterbahnen ist, die drunter durch gehen, dann wird's wohl gehen. Notfalls kannst Du ja erstmal "von oben" kuehlen, also einen kleinen Kuehlkoerper drauf kleben. Wenn Du sowieso ein neues Layout in Auftrag geben musst, dann wuerde ich versuchen sicher zu stellen, dass das die einzige Aenderung ist.
Bernd K. schrieb: > Im Datenblatt steht der zieht 15mA an 30V Versorgungsspannung bei > "normal operation". Wobei die 30 V natürlich die Maximalspannung sind. Ist ja die Frage, bei welcher Spannung Tho ihn wirklich betreibt. Wenn er nur an zwei Zellen mit 8 V läuft, sind's reichlich 100 mW, das könnte noch so gehen.
Danke für die Antworten. Ich lasse ein neues Layout machen. Lothar M. schrieb: >> Eagle macht mir da Probleme. > Welcher Art sind diese unbekannten Probleme? > Wie hast du das Thermal Pad erzeugt? Als Polygon? Ja genau ich hab ein Polygon gemacht und den Layer "Pads" ausgewählt und nun hab ich mehrere Fehler "Layer Abuse" und "width". Muss ich die Fläche mit einem GND-Pin verbinden oder nicht? Und wie mach ich es dann? In der Schematic ist die Fläche ja nicht da.... Gruß Tho PS: ssoll für verschieden Zellenzahlen funktionieren.
:
Bearbeitet durch User
Tho S. schrieb: > Muss ich die Fläche mit einem GND-Pin verbinden oder nicht? Üblicherweise schon, Details sollte das Datenblatt nennen. > Und wie mach > ich es dann? In der Schematic ist die Fläche ja nicht da.... Da gehört sie aber hin, als eigenes Pin mit eigener Nummer. Da man das Pad normalerweise selbst bei ICs mit wenig Wärmeabfuhr schon aus mechanischen Gründen bei QFN immer verlötet, kann ich mir eigentlich nicht vorstellen, dass bei den Eagle-Bauteilen nichts dafür da wäre – aber ich bin kein Eagle-Nutzer. Im Zweifelsfalle musst du halt dein eigenes Bauteil dafür anlegen.
Das Datenblatt gibt nichts darüber her... Das Bauteil habe ich selber erstellt. Deswegen fehlt es. Jörg W. schrieb: > Da gehört sie aber hin, als eigenes Pin mit eigener Nummer. Das klingt logisch und werde ich nachholen in der Schematic und dann entsprechend verbinden. Die Frage ist jetzt, wie erstellt man so ein Wärme-Pad? Tatsächlich mit dem Layer "Pads"? Den "width" Fehler habe ich schnell beseitigen können aber bei "Layer abuse" habe ich keinen Schimmer. Gruß Tho
Tho S. schrieb: > Das Datenblatt gibt nichts darüber her... Dann geh' einfach davon aus, dass es auf Masse gehört. Das Pad ist ja die Rückseite des Dies, und der liegt normalerweise auf Masse. > Tatsächlich mit dem Layer "Pads"? Diese Frage kann ich dir mangels Eagle-Knoffhoff leider nicht beantworten. An sich gibt es erstmal keinen Grund, warum sich das Pad von den anderen Pads im Layer unterscheiden sollte.
Tho S. schrieb: > Das Datenblatt gibt nichts darüber her... Da gibt es extra AN von Atmel für: http://www.atmel.com/Images/Atmel-8826-SEEPROM-PCB-Mounting-Guidelines-Surface-Mount-Packages-ApplicationNote.pdf
Alexander S. schrieb: > Da gibt es extra AN von Atmel für: Da steht zwar alles mögliche drin, aber wo steht da, dass das Pad an GND gehört? Normalerweise sollte sowas im individuellen IC-Datenblatt stehen.
Jörg W. schrieb: > aber wo steht da, dass das Pad > an GND gehört? Nirgends. Ich hatte überlesen dass es bei "DB gibt nix her..." um die Masse ging. Steht aber trotzdem einiges drinne zum Thema "Thermal Pad/Thermal Via", vllt. hilft es dem TO.
Vielen Dank. Kennt sich hier niemand mit Eagle aus und kann mir was zu dem Thermal Pad sagen? bzw zu meinem Fehler "Layer Abuse"? Gruß Tho
:
Bearbeitet durch User
Tho S. schrieb: > bzw zu meinem Fehler "Layer Abuse"? Ggf. einen neuen Thread öffnen und dieses Stichwort (zusammen mit "Thermal Pad" und "Eagle") ins Subject schreiben.
Schmeiß dein Thermal Pad auf den TOP oder BOTTOM Layer (du wirst hoffentlich wissen auf welcher Seite der Keks sitzt).
Aber nur auf Top/Bottom reicht doch nicht? damit ist die Wärmeabfuhr doch nicht gewährleistet?!
Dazu verbindest Du die beiden Layer mit VIAS!
Tho S. schrieb: > Ich lasse ein neues Layout machen. Du weisst, dass MicroChip den ATA6870N bald aus der Produktion raus nimmt? https://www.microchip.com/mymicrochip/NotificationDetails.aspx?pcn=HE164001&opennew=n
Wolfgang schrieb: > Du weisst, dass MicroChip den ATA6870N bald aus der Produktion raus > nimmt? > https://www.microchip.com/mymicrochip/NotificationDetails.aspx?pcn=HE164001&opennew=n was bedeutet das für mich?
Tho S. schrieb: > Wolfgang schrieb: >> Du weisst, dass MicroChip den ATA6870N bald aus der Produktion raus >> nimmt? >> > https://www.microchip.com/mymicrochip/Notification... > > was bedeutet das für mich? Hallo! Lies die PCN, dann erklärt sich das von selbst. Das Produkt ist abgekündigt und wird nach einer Bestellfrist bis April2017 nur noch bis Ende 2017 geliefert, danach ist Schluss. Wenn Du ein neues Produkt damit machst solltest Du davon Abstand nehmen. rgds
Tho S. schrieb: > was bedeutet das für mich? Es bedeutet für dich, dass du in Zukunft (Ersatz-)Teile nur noch gut abgelagert bekommst. Herzlich willkommen in der Welt der Obsoleszenz.
Wolfgang schrieb: > Du weisst, dass MicroChip den ATA6870N bald aus der Produktion raus > nimmt? Da ist aber nur der ATA6870N-PLQW-1 genannt. Das würde bedeuten, dass ATA6870N-PLQW und AT6870N-PLPW nicht EOL'ed sind. Entsprechend ist bei Digikey auch nur beim -PLQW-1 die EOL-Notiz verlinkt, bei den anderen beiden nicht.
:
Bearbeitet durch Moderator
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.