Hallo zusammen,
ich hätte einige Fragen zum Lagenaufbau von Multilayer Leiterplatten.
Wenn wir Leiterplatten Layouten ist unser Lagenaufbau Top Layer mit
Signalen, GND Layer, VCC Layer, Bottom Layer mit Signalen. Der Top und
der Bottom Layer sind mit GND geflutet und mit vielen Vias
Niederimpedant verbunden. Wir haben gute Erfahrungen bei der EMV Prüfung
damit gemacht. Ich habe aber in der zwischen zeit bei einigen Evaluation
Boards einen anderen Lagenaufbau gesehen. Top Layer mit Signalen, GND
Layer, VCC Layer, Signal Layer, GND Layer, Bottom Layer mit Signalen.
Der Top Layer, Signal Layer und Bottom Layer sind nicht geflutet
lediglich eine Umrandung wurde mit GND angelegt. Warum werden die Signal
Layer nicht mit GND geflutet? Bringt das EMV Vorteile?
Zinnhardt schrieb:> aber es könnte ja sein das es triftige Gründe für das 6 Lagen Layout> gibt
Der Hersteller macht das immer so.
Man hat gute Konditionen bei einem LP-Hersteller für diesen Aufbau,
daher lohnt es gar nicht, sich über einen anderen Gedanken zu machen.
Es gibt sicher noch mehr „triftige“ Gründe. ;-)
Beim Auffüllen mit GND musst du halt immer peinlich drauf achten,
dass nicht irgendwo Antennen entstehen.
Zinnhardt schrieb:> Der Top Layer, Signal Layer und Bottom Layer sind nicht geflutet
Jahrzehntelang wurden Platinen eher selten "geflutet". Bei von Hand
geklebten war das extrem viel Extraarbeit und die ersten CAD Systeme
unterstützten das nicht. Heute ist das eher Mode, ist eine schöne
automatische Funktion. Ist immer wieder nett anzusehen, wie der Rechner
das von selbst macht und das Kupfer selbst in die sinnlosesten Winkel
kriecht.
Die das so machen, haben bestimmt noch nie ein geflutetes gegen ein
nicht geflutetes EMV-mäßig gemessen.
MfG Klaus
Hallo Klaus,
Wir sind mit einem nichtgeflutetem Layout auf die Nase gefallen, nach
dem Fluten gab es keine Probleme mehr. Mehrere EMV Labore und ein
Institut hat uns anschliessend zum Fluten geraten und konnte dies auch
plausiebel erklären.
mfg Michael
Klaus schrieb:> Jahrzehntelang wurden Platinen eher selten "geflutet".
Jahrzehntelang hat sich aber auch kein Schwein um die EMV-Abstrahlung
gekümmert. Anfang der 1990er Jahre noch konnte man ein Funkgerät
keinesfalls direkt neben einem Computer betreiben.
In den Jahrzehnten davor waren die Taktfrequenzen ohnehin viel geringer
als heute, die Schaltflanken entsprechend breiter.
Klaus schrieb:> Heute ist das eher Mode, ist eine schöne> automatische Funktion. Ist immer wieder nett anzusehen, wie der Rechner> das von selbst macht und das Kupfer selbst in die sinnlosesten Winkel> kriecht.>
Sorry aber das ist Unsinn (mit "Mode" meine ich).
Man muss es natürlich richtig machen und nicht sinnlos mit Kupfer
auffüllen.
Don Kanaille schrieb:> Sorry aber das ist Unsinn (mit "Mode" meine ich).> Man muss es natürlich richtig machen und nicht sinnlos mit Kupfer> auffüllen.
Doch, schau dir mal die hier im Forum veröffentlichen Layouts so an. Da
wird gefüllt ohne Ende. Ich bin mit genügend Boards (ohne geflutete
Außenlagen) durch die EMV gegangen und hab höchstens mal eine
zusätzliche Versorgungsinsel z.B. für ein FPGA auf den Außenlagen
geflutet.
Zinnhardt schrieb:> Wir sind mit einem nichtgeflutetem Layout auf die Nase gefallen, nach> dem Fluten gab es keine Probleme mehr. Mehrere EMV Labore und ein> Institut hat uns anschliessend zum Fluten geraten und konnte dies auch> plausiebel erklären.
Das ist halt der breite Hammer. Wenn man seine Schaltung kennt und sich
die EMV Messungen genau ansieht, kann man gezielte Maßnahmen lokal
einsetzen. Da tuts möglicherweise schon ein Längswiderstand in einer
ekligen Clock. Man vermeidet dabei, insbesondere bei zweilagigen
Schaltungen, kapazitive Beläge an ansonsten unkritischen Leitungen und
erhöht den Yield der Platinenfertigung.
MfG Klaus
Das liegt bestimmt an der Art der angewendeten
EMI-Unterdrückungsmethode.
Ich vermute sie führten die Signalbahnen dicht über eine GND oder Vcc
Fläche, sodass der parallel darunter zurückfliessende Rückstrom die
elektromagnetische Abstrahlung dieser Signalbahn aufhebt.
Eine Flutung auf der Signalebene hätte wohl nicht viel gebracht da
darunter nur die GND/Vcc Ebene liegt die benötigt kein parallel
verlaufendes Rückflussmedium. Und für die Signalbahnen oben wäre die
Flutung wohl nur bedingt vorteilhaft da vielleicht der Abstand zur
Signahlbahn seitlich zu groß oder Ähnliches.
Ich meine aber etwas von "Guard Traces" gelesen zu haben, das sollten
parallel zur Signalbahn verlaufende Rückflussbahnen sein die sich so eng
anschmiegen dass sich EMI-Abstrahlung aufhebt.
Es gibt eine Menge Literatur dazu, vor allem in englischer Sprache.
Klaus schrieb:> erhöht den Yield der Platinenfertigung
Naja. Die Platinenfertiger sind froh darüber, wenn die Lagen möglichst
gleichmäßig gefüllt sind (Stichwort: Galvano-Index). Mit normalen
Signlalleiterbahnen schafft man das praktisch kaum, großflächiges
Kupfer hilft dagegen recht gut, das zu erreichen.
Jörg W. schrieb:> Naja. Die Platinenfertiger sind froh darüber, wenn die Lagen möglichst> gleichmäßig gefüllt sind (Stichwort: Galvano-Index).
Die Bestücker übrigens auch, da man sonst unterschiedliche schnelle
Erwärmung und damit Durchbiegung im Reflowprozess riskiert.
Eine eigene Frage?
Dieser Thread ist über 9 Jahre alt.
Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.
