Gast
#4865716
Hallo Leute, hat jemand von euch mal einen AXI-Master (kein Lite) in VHDL geschrieben mit einem einfachen Interface zur Außenwelt und kann den Code mal teilen? Danke
Gast
#4868136
Robert schrieb: > hat jemand von euch mal einen AXI-Master (kein Lite) in VHDL geschrieben Ja > mit einem einfachen Interface zur Außenwelt Ja und Nein >und kann den Code mal teilen? Nein Ich antworte detailliert von hinten: c) Wenn Ich Dir Code schenke, haut mich der Projektleiter in die Pfanne, schlägt mir den Kopf ab und gibt mir dann noch einen Anschiss :-) Es gäbe aber nach Rücksprache eine Möglichkeit Dir professionell zu helfen. Unsere Firma bietet ihren Kunden allemöglichen Module an. b) "Einfach" kann das kaum sein, weil es ja die Aufgabe des Interfaces ist, Master zu sein. D.h. die gesamte Applikation die du schreibst besteht in individueller Konfiguration und Code. Es gibt es kein weiteres "interface". Wie umständlich was wird, den AXI zu bedienen, hängt allein davon ab, was Dein Master können soll und welche Funktionen er vom Bus und den Slaves anfordert und nutzt. a) Was Ich gemacht habe, wäre ein CPU-Ersatz, der auf den AXI arbeitet und das System abfahren kann. Eigentlich sowas wie ein Microprocessor mit festem Code. Ababrbeiten tut der ein Script. Du brauchst wahrscheinlich was anderes. Am Besten du nimmst Dir mal bei OC einen Master vor, der von Wishbone auf AXI arbeitet oder einen Slvae, der von WB auf AXI umgestellt worden ist. Da kannst du am Besten erkennen, was Du wohl brauchst und gfs ändenr musst.
Genau, was hast Du vor? Was soll der Master können? Um z. B. den XADC über AXI auszulesen oder mit dem UART_Lite von Xilinx zu sprechen reicht ein sehr einfacher Zustandsautomat, das muss kein voller Master sein.
Gast
#4869429
Was willst du genau machen? Wenn du Xilinx nutzt, dann kann man auch den datamover als einfachen AXI Master nutzen, wenns viele Daten sind. Für kleine Sachen codest dir etwas zusammen was gerade passt.