Gatterlaufzeiten Zellen und Flipflops

Hallo liebe Elektronikfreunde,

zur Zeit beschäftige ich mich mit Gatterlaufzeiten von Flipflops und 
anderen Zellen.


Jetzt bin ich über eine Angabe einer ODER-NAND-Zelle in einem Skript zur 
Mikroelektronik gestolpert. Wieso muss ich bei der oben angegebenen 
Schaltung nur die längste Flankenzeit berücksichtigen, wenn ich die 
maximale Taktfrequenz ermitteln möchte?
Während sich am Eingang des ODER-Gatters die Pegel ändern, verarbeitet 
das NAND-Gatter ja villeicht noch die Information. Daher dachte ich, 
dass ich beide Flanken abwarten müsste.

Bei einer Leitungskapazität von 2 LoadUnits ergibt sich für
Tlh (0->1) = 0.57 ns + 5 * 0.35 ns = 2.32 ns
(3 Eingänge + Leitungskapazität)
Thl (1->0) = 0.48 ns + 5 * 0.13 ns = 1.13 ns

--> maximale Taktfrequenz soll daher 1/2,32 ns = 431 Mhz




Bisher bin ich dabei immer so vorgegangen, dass ich die Laufzeit des 
längsten Pfades bestimmt habe und dann beispielsweise bei einem 
D-Flipflop die Propagation-Delay-Time und die Setup-Hold-Zeiten addiert 
habe. Die maximale Taktfrequenz ergibt sich dann ja immer aus 
1/Gesamtlaufzeit

Dabei habe ich mir bei der Kombinatorik keine Gedanken zu fallender oder 
steigender Flanke gemacht.

Viele Grüße und vielen Dank für eure Hilfe

Margret