Forum: Mikrocontroller und Digitale Elektronik Gatterlaufzeiten Zellen und Flipflops


von Margret H. (Gast)


Angehängte Dateien:

Lesenswert?

Hallo liebe Elektronikfreunde,

zur Zeit beschäftige ich mich mit Gatterlaufzeiten von Flipflops und 
anderen Zellen.


Jetzt bin ich über eine Angabe einer ODER-NAND-Zelle in einem Skript zur 
Mikroelektronik gestolpert. Wieso muss ich bei der oben angegebenen 
Schaltung nur die längste Flankenzeit berücksichtigen, wenn ich die 
maximale Taktfrequenz ermitteln möchte?
Während sich am Eingang des ODER-Gatters die Pegel ändern, verarbeitet 
das NAND-Gatter ja villeicht noch die Information. Daher dachte ich, 
dass ich beide Flanken abwarten müsste.

Bei einer Leitungskapazität von 2 LoadUnits ergibt sich für
Tlh (0->1) = 0.57 ns + 5 * 0.35 ns = 2.32 ns
(3 Eingänge + Leitungskapazität)
Thl (1->0) = 0.48 ns + 5 * 0.13 ns = 1.13 ns

--> maximale Taktfrequenz soll daher 1/2,32 ns = 431 Mhz




Bisher bin ich dabei immer so vorgegangen, dass ich die Laufzeit des 
längsten Pfades bestimmt habe und dann beispielsweise bei einem 
D-Flipflop die Propagation-Delay-Time und die Setup-Hold-Zeiten addiert 
habe. Die maximale Taktfrequenz ergibt sich dann ja immer aus 
1/Gesamtlaufzeit

Dabei habe ich mir bei der Kombinatorik keine Gedanken zu fallender oder 
steigender Flanke gemacht.

Viele Grüße und vielen Dank für eure Hilfe

Margret

von W.S. (Gast)


Lesenswert?

Margret H. schrieb:
> Daher dachte ich,
> dass ich beide Flanken abwarten müsste.

Also, deine Aufgabenstellung mit der Taktfrequenz zielt ja auf getaktete 
Systeme ab. Ist normal so.

Also ein getaktetes System besteht - mal ganz simpel gesagt - aus 
D-Flipflops, die von einem konstanten Takt getaktet werden. Alle D-FF 
übernehmen mit dem Takt das, was an ihren Eingängen grad anliegt.

Wenn sich jetzt an irgend einem D-FF Ausgang irgendwas ändert, dann 
braucht es eben die Laufzeit, die das Signal benötigt, um durch alle 
Logik-Gatter hindurch bis an den Eingang eines dieser D-FF zu kommen. 
Wieviele Gatter das so sind, hängt von deiner Schaltung ab und von dem 
Aufbau des jeweiligen Logik-Bausteins.

So. Die nächste Taktflanke darf also nicht früher kommen, als bis das 
o.g. Signal durch alle Gatter hindurch bis zum D-FF Eingang angekommen 
ist. Taktet man zu schnell, kommt Mumpitz heraus.

W.S.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.