TTL Signal um bis zu 1ns (einstellbar) verzögern

Gast #4927853
Lesenswert?
• ▲
▼
Im Prinzip ja, aber:
Die beiden Gatter sind in ihrem Delay nur im günstigsten Fall gleich, 
auch da dreht es sich im die Größenordnung von einigen 100ps (falls im 
gleichen IC). Auch dürfte sich das mit der Temperatur ändern.
Durch das C verschleifst du die Flanken, der Umschaltzeitpunkt wird 
dadurch unsicherer.
Wahrscheinlich kannst du das C eh weglassen und nur mit einem Widerstand 
arbeiten. Parasitäre Kapazitäten machen den Rest.
Das oben gesagte wird aber dadurch auch nicht besser.

Ich hoffe doch, du meintest mit TTL-Gatter nicht die alten 74xx oder 
74LSxx, sondern einigermaßen aktuellere CMOS-Gatter ...
Gast #4927878
Lesenswert?
• ▲
▼
In diesen Grössenordnungen kann man das schon über die Leiterbahnen 
regeln.
Lege 2 Leiterbahnen parallel und überbrücke die mit einer verschiebbaren
(Löt)Brücke um die Leitungslänge zu ändern.
Sonst gilt all das schon gesagte.

Ist also mehr Illusorisch.
#4928020
Lesenswert?
• ▲
▼
@wenn ich groß bin (Gast)

>ich habe 2 TTL Impulse (ca. 100 µs)

Wirklich MIKROsekunden?

> die ich in Deckung bringen will,  I1
>eilt um einige 100ps vor. Ist das so möglich

Theoretisch ja, praktisch wir es aber eher schwierig. Denn deine 
normalen TTL/CMOS-Gatter haben spannungs- und temperaturabhängige 
Verzögerungszeiten. Das über einen größeren Temperaturbereich stabil zu 
bekommen dürfte aufwändig werden.
Gast #4928179
Lesenswert?
• ▲
▼
Danke erst mal für die Antworten.

Es handelt sich um eine Messung von einem Ereignis mit 2 Messstellen 
(I1,I2). Das eingespeiste Signal hat TTL-Pegel, über den Gatter-Typ am 
Ausgang habe ich mir noch keine Gedanken gemacht.

Wichtig ist allein die positive Flanke, beim Kalibrieren werden die 
beiden Messstrecken auf eine gemeinsame Messstelle angebracht und die 
beiden Flanken in Deckung gebracht. So zumindest der Plan.
#4928203
Lesenswert?
• ▲
▼
@wenn ich groß bin (Gast)

>Wichtig ist allein die positive Flanke, beim Kalibrieren werden die
>beiden Messstrecken auf eine gemeinsame Messstelle angebracht und die
>beiden Flanken in Deckung gebracht. So zumindest der Plan.

Eben WEIL man kalibriert, spielt diese verbleibende Verzögerung KEINE 
Rolle, denn die wird als Offset bei der Messung rausgerechnet.
Gast #4928218
Lesenswert?
• ▲
▼
Kann man das mit einem EXOR-Gatter erschlagen?
Die schmalen Nadeln mit einem Monoflop breiter machen und eine (kleine) 
Kapazitätsdiode gegen GND im zu verzögernden Teil mit Spannung 
beaufschlagen? So könnte man das automatisch ausregeln/steuern...
Nur so prinzipiell

StromTuner
Gast #4928314
Lesenswert?
• ▲
▼
wenn ich groß bin schrieb:
> Es handelt sich um eine Messung von einem Ereignis mit 2 Messstellen
> (I1,I2). Das eingespeiste Signal hat TTL-Pegel,

Und was willst du jetzt messen?

Den schnelleren der beiden Impulse? Dann hänge sie mit einem Oder 
zusammen.

100 ps oder 1ns.
Sorry das ist absolut jenseits von dem für das TTL und/oder CMOS 
Logikbausteine spezifiziert sind.
Keine Ahnung ob du mit ECL in diese Regionen kommen kannst.
Gast #4928366
Lesenswert?
• ▲
▼
Hallo,

was noch garnicht zur Sprache kam: 100 ps muss man erst mal messen 
können. Und zwar mit der Garantie, dass ein Unterschied kein Artefakt 
der Messeinrichtung ist - schliesslich geht man da ja auch an 2 
Eingänge, z.B. 2 Oszi-Kanäle, und da muss sichergestellt sein, dass die 
auf 100 ps genau synchron arbeiten. Sonst braucht man sich über das 
Problem garnicht erst Gedanken zu machen.

Es kann natürlich sein, dass der TO stillschweigend davon ausgeht, dass 
die Unzulänglichkeiten der Messeinrichtung mit abgeglichen werden 
sollen.

Georg

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren