Hallo werte FPGA-Gemeinde!
Ich habe das "Vergnügen" ein sehr altes Projekt zu überarbeiten.
Verwendet wird ein Lattice ispMACH4 CPLD (M4A5-192/96) und als
Entwicklungsumgebung ispLEVER. Ich habe jetzt ein Design, das erstmal
korrekt zu sein scheint ("Done: completed successfully"). Jedoch bekomme
ich noch einige Meldungen bei denen ich mir nicht sicher bin, ob sie nur
rein informativ sind oder ob ich das Design noch anpassen muss?
Ich mache im Sourcecode schon die Zuweisung des I/O-Pins, da die
Zuordnung durch das Layout der Platine schon vorgegeben ist und ich an
dieser Stelle einfacher meine Pinzuordnung der Signale dokumentieren
kann.
Beispiel:
1 | attribute LOC of iWRn_pin : signal is "119";
|
Das Signal ist ein 'Write/Read' Signal, das dem CPLD eben mitteilt, ob
ein Schreib- oder Lesezugriff erfolgen soll. Die gleiche Meldung erhalte
ich bei manchen der Adressleitungen, die hier nicht exemplarisch mit
aufgeführt sind. Jedoch nicht bei allen Adressleitungen.
Als Ausgabe bekomme ich bei der Ausführung von 'Fit Design' in
'Automake.log' folgende Ausgabe:
1 | |--------------------------------------------|
|
2 | |- ispLEVER Fitter Report File -|
|
3 | |- Version 2.0.00.17.20.15 -|
|
4 | |- (c)Copyright, Lattice Semiconductor 2002 -|
|
5 | |--------------------------------------------|
|
6 |
|
7 | .....
|
8 |
|
9 | List of non-global clocks:
|
10 | iWRn_pin:
|
11 | ...... is preplaced on a pin that is not a dedicated clock.
|
Leider finde ich weder in den Lattice Dokumenten, noch im Netz, Angaben
dazu was diese Meldung "preplaced on a pin that is not a dedicated
clock" konkret bedeutet und ob das weiterreichende Auswirkungen hat.
Auch gibt es keine diesbezüglichen spezielle Foren mehr von Lattice.
Falls jemand entsprechende Dokumente, Links zu informativen Websites hat
oder eine direkte Aussage zu der Meldung machen kann, wäre ich sehr
verbunden.
Grüße
Supersonic