Forum: FPGA, VHDL & Co. Lattice ispLEVER: Unbekannte Meldung des Fitter


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von R. R. (supersonic)


Bewertung
0 lesenswert
nicht lesenswert
Hallo werte FPGA-Gemeinde!

Ich habe das "Vergnügen" ein sehr altes Projekt zu überarbeiten. 
Verwendet wird ein Lattice ispMACH4 CPLD (M4A5-192/96) und als 
Entwicklungsumgebung ispLEVER. Ich habe jetzt ein Design, das erstmal 
korrekt zu sein scheint ("Done: completed successfully"). Jedoch bekomme 
ich noch einige Meldungen bei denen ich mir nicht sicher bin, ob sie nur 
rein informativ sind oder ob ich das Design noch anpassen muss?

Ich mache im Sourcecode schon die Zuweisung des I/O-Pins, da die 
Zuordnung durch das Layout der Platine schon vorgegeben ist und ich an 
dieser Stelle einfacher meine Pinzuordnung der Signale dokumentieren 
kann.

Beispiel:
1
attribute LOC of iWRn_pin : signal is "119";

Das Signal ist ein 'Write/Read' Signal, das dem CPLD eben mitteilt, ob 
ein Schreib- oder Lesezugriff erfolgen soll. Die gleiche Meldung erhalte 
ich bei manchen der Adressleitungen, die hier nicht exemplarisch mit 
aufgeführt sind. Jedoch nicht bei allen Adressleitungen.

Als Ausgabe bekomme ich bei der Ausführung von 'Fit Design' in 
'Automake.log' folgende Ausgabe:
1
|--------------------------------------------|
2
|- ispLEVER Fitter Report File              -|
3
|- Version 2.0.00.17.20.15                  -|
4
|- (c)Copyright, Lattice Semiconductor 2002 -|
5
|--------------------------------------------|
6
7
.....
8
9
List of non-global clocks:
10
   iWRn_pin:
11
...... is preplaced on a pin that is not a dedicated clock.

Leider finde ich weder in den Lattice Dokumenten, noch im Netz, Angaben 
dazu was diese Meldung "preplaced on a pin that is not a dedicated 
clock" konkret bedeutet und ob das weiterreichende Auswirkungen hat. 
Auch gibt es keine diesbezüglichen spezielle Foren mehr von Lattice. 
Falls jemand entsprechende Dokumente, Links zu informativen Websites hat 
oder eine direkte Aussage zu der Meldung machen kann, wäre ich sehr 
verbunden.

Grüße
Supersonic

von Vancouver (Gast)


Bewertung
1 lesenswert
nicht lesenswert
Ich kenne mich nicht aus mit Lattice, aber das sieht so aus, als würde 
die Synthese das Signal als clock-Signal auffassen und eine Warnung 
ausgeben, dass Du das Signal auf einen nicht clock-fähigen Pin gelegt 
hast.
Im einfachsten Fall kannst das ignorieren. Die Frage ist nur, ob das 
Signal intern wirklich eine Clock-Funktion hat, bzw. ob das so 
beabsichtigt ist. Könnte ein Hinweis auf einen Implementierungsfehler im 
Design sein.

von Lothar M. (lkmiller) (Moderator) Benutzerseite


Bewertung
1 lesenswert
nicht lesenswert
R. R. schrieb:
> "preplaced on a pin that is not a dedicated clock"
Du verwendest das Signal iWRn_pin als Takt für Flipflops, hast es aber 
nicht auf einen dedizierten Takteingang gelegt. Dieser "Takt" nimmt 
normale Routingressourcen, du musst also mit höherem Jitter rechnen.

: Bearbeitet durch Moderator
von R. R. (supersonic)


Bewertung
0 lesenswert
nicht lesenswert
Jetzt kam Licht ins Dunkel!

Da der Code aus dem Vorgängerprojekt übernommen wurde und dort seit mehr 
als 15 Jahren ohne Beanstandung funktioniert, gehe ich davon aus, dass 
ich den möglichen Jitter vernachlässigen kann. Die tatsächlichen 
Taktraten sind für heutige Verhältnisse eh "lahm wie eine Schnecke". :-)

Wenn alles soweit portiert wurde, werde ich über eine Verbesserung 
nachdenken (Wenn Cheffe mir dafür dann noch Zeit gibt. ;-) )


Danke sehr für die Hilfe. Schöne Grüße
Supersonic

von Bürovorsteher (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Sei froh, dass es bei Isp-Lever nur eine Warnung gibt.
Diamond winkt in diesem Falle sofort ab und macht bei einer solchen 
Pinzuweisung gar nichts.
Das war mir einmal versehentlich passiert (Leiterplatte wat schon 
fertig). Da half dann nur noch ein nachgezogener Draht auf ein Taktpin.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.