berechnetes Shift in VHDL

[Erhard M. (erhard_m)]

Ich möchte in VHDL (XILINX, Webpack) ein berechnetes Shift mit 
STD_LOGIC_VECTOR durchführen und erhalte immer diverse Fehlermeldungen.

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.NUMERIC_STD.ALL;

entity sllTest is
    Port ( reset_L : in  STD_LOGIC;
           clk : in  STD_LOGIC;
           arg1 : in  STD_LOGIC_VECTOR (3 downto 0);
           arg2 : in  STD_LOGIC_VECTOR (9 downto 0);
           output : out  STD_LOGIC_VECTOR (13 downto 0));
end sllTest;

architecture Behavioral of sllTest is

begin

shift: process(reset_L,clk)
begin
if reset_L = '0' then output <= (others => '0');
elsif rising_edge(clk) then
  output <= STD_LOGIC_VECTOR(unsigned(arg2) sll  to_integer(unsigned(arg1)));
  end if;
end process;

Fehlermeldung: type conversion expression type cannot be determined 
uniquely

Andere Schreibweisen der Zeit mit “sll” mit verschiedenen Type-Casts 
erzeugen andere Fehlermeldungen.

Wie muss die Befehlszeile mit „sll“ korrekt lauten? Danke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Erhard M. schrieb:
> Fehlermeldung: type conversion expression type cannot be determined
> uniquely
Das kommt davon:
> use IEEE.STD_LOGIC_ARITH.ALL;
> use IEEE.STD_LOGIC_UNSIGNED.ALL;
> use IEEE.NUMERIC_STD.ALL;
Du hast durch die beiden Artihmetikpackages doppelte Typ- und 
Umwandlungsdefinitionen. Der Synopsys Simulator von 
https://www.edaplayground.com sagt das dann auch recht klar:

    output <= STD_LOGIC_VECTOR(unsigned(arg2) sll to_integer(unsigned(arg1)...
                                                             ^
  Identifier 'UNSIGNED' is not visible because it is ambiguous. Contending 
  identifiers:
     NUMERIC_STD:UNSIGNED
     STD_LOGIC_ARITH:UNSIGNED
  The conflicting identifiers were introduced by USE clauses. See section 10.4
  of the VHDL LRM for further details.

Fazit: niemals beide Packages gleichzeitig einbinden. Nimm die 
numeric_std. Die kann alles, was du brauchst:
http://www.lothar-miller.de/s9y/categories/16-Numeric_Std

> Wie muss die Befehlszeile mit „sll“ korrekt lauten?
Nimm die numeric_std und shift_left(). Etwa so:

output <= STD_LOGIC_VECTOR(shift_left(unsigned(arg2),to_integer(unsigned(arg1)));

BTW: die [vhdl]-Tags formatieren den Quelltext hübsch. Siehe 
"Formatierung" über jeder Eingabebox gleich unter "Antwort schreiben - 
Wichtige Regeln - erst lesen, dann posten!"...