MCLK bei I2S an einen DSP

[anonym20 (Gast)]

Guten Tag sehr geehrte Damen und Herren,

ich möchte mich an ein kleines DSP Projekt wagen. Ziel ist es ein S/PDIF 
über einen DIR9001 in einen ADAU1701 zu speisen. Dazu kommt noch ein 
analoges Signal in den DSP.

Der DIR9001 wandelt das S/PDIF in einen I2S Strom, der dann in den DSP 
eingespeist wird. Soweit die Theorie.

Mein Verständnisproblem liegt darin, wie ich das System zu Takten habe. 
Der DIR9001 kann seinen Takt aus dem S/PDIF Signal erzeugen. 
Funktioniert I2S wenn ich LRCKL, BCKL und Data mit dem DSP verbinde, 
oder brauche ich eine Masterclock für beide?


Wenn ich weiß, ob ich eine MCLK benötige, beschreibe ich das Problem 
genauer.

[Joe F. (easylife)]

anonym20 schrieb:
> oder brauche ich eine Masterclock für beide

So ist es.
Der DIR9901 kann eine MCLK aus dem Datenstrom rekonstruieren und an SCKO 
ausgeben.
Der DSP benötigt diese Clock an MCLKI (64..512 x fs).

[anonym20 (Gast)]

Joe F. schrieb:
> So ist es.
> Der DIR9901 kann eine MCLK aus dem Datenstrom rekonstruieren und an SCKO
> ausgeben.
> Der DSP benötigt diese Clock an MCLKI (64..512 x fs).

okay danke soweit.

Das heißt ich müsste nur SCKO vom DIR9001 mit MCLKI vom DSP verbinden 
und bräuchte dann keinen Oszillator?!?

Gleichermaßen resultiert daraus, dass ich immer ein S/PDIF Signal 
brauche, damit der DSP überhaupt läuft.
Wenn ich es richtig verstehe geht es aber gar nicht anders oder? Der DSP 
kann nur als Slave agieren und somit muss er den Takt vom DIR9001 
annehmen, richtig?

Was ich nicht rauslesen konnte ist, ob der DIR9001 mit Oszillator dran 
auch ohne S/PDIF Signal ein Takt raus gibt?!? Mir wäre es halt lieber 
wenn der DSP auch ohne S/PDIF Signal läuft.

[anonym20 (Gast)]

hier noch mal was dazu im Datenblatt steht:

"In XTI mode (CKSEL = H), output clocks (SCKO, BCKO, LRCKO) are 
generated from XTI source clock."


hört sich zumindest so an als würde es so gehen?

[Joe F. (easylife)]

anonym20 schrieb:
> hört sich zumindest so an als würde es so gehen?

Ja. Guck dir mal das Blockdiagramm an.
Wenn die Clock aus RXIN rekonstruiert werden kann, nimmt man den unteren 
Divider, und stellt die MUXes vor SCKO, BCKO, LRCKO so ein, dass sie 
dieses Signal nehmen.
Wenn kein S/PDIF Signal da ist, kannst du den oberen Divider nehmen, der 
am Quarz-Oszillator hängt. Die MUXes an den Clock-Ausgängen müssen dann 
eben auf den oberen Divider umkonfiguriert werden.

[anonym20 (Gast)]

ja, mit Tabelle 12 wird es glaub ich klar. Man muss den ERROR Ausgang 
mit CKSEL verbinden, dann soll es den Takt automatisch umschalten.

Ob das alles dann wirklich so funktioniert muss ich wohl 
ausprobieren....