Forum: FPGA, VHDL & Co. komisches Verhalten beim Auslesen von scFIFO


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Geri (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen

In einem Verilog-Programm nutze ich die Megafuntion scFIFO. Das 
Schreiben funktioniert einwandfrei. Das Ergebnis beim Auslesen kann ich 
aber nicht nachvollziehen.

In meinem Programm wird zuerst scFIFO initialisiert und der Fifo 
beschrieben.

Im always-Block wird der FIFO dann auf zwei Arten ausgelesen:
1.) Zuerst FIFO füllen und anschließend alles auf einmal auslesen
2.) FIFO füllen und sofort auslesen.


Verilog-Code:
1
scfifo scFIFO(.clock(clk),.sclr(FifoClr), .rdreq(scFIFO_rdreq), .wrreq(scFIFO_wrreq), .data(FIFO_DATAIN), .empty(scFIFO_empty), .q(scFIFO_q), .full(scFIFO_full));
2
  defparam
3
    scFIFO.add_ram_output_register = "OFF",
4
    scFIFO.intended_
5
    device_family = "Cyclone",
6
    scFIFO.lpm_numwords = 16384,
7
    scFIFO.lpm_showahead = "ON",
8
    scFIFO.lpm_type = "scFIFO",
9
    scFIFO.lpm_width = 8,
10
    scFIFO.overflow_checking = "ON",
11
    scFIFO.underflow_checking = "ON",
12
    scFIFO.use_eab = "ON";
13
14
15
reg StartReading; // Start Auslesen FIFO        
16
always @(posedge FIFO_CLK)
17
begin
18
  if ((~scFIFO_empty)&& (StartReading != 0))
19
  begin    
20
    scFIFO_rdreq <= 1;          // FIFO lesen
21
    sDebug[Index] <= scFIFO_q;  // FIFO-Daten schreiben
22
    Index <= Index + 1;  // Index inkrementieren 
23
  end
24
  else
25
  begin
26
    scFIFO_rdreq  <= 0;  
27
  end
28
end

Ergebnis Fall1 : Fifo mit 6 Byte 65 4 0 0 0 80 füllen und anschließend 
alle Bytes auf einmal lesen
Ergebnis:
Dbg 0   65
Dbg 1   65
Dbg 2   04
Dbg 3   00
Dbg 4   00
Dbg 5   00
Dbg 6   80
Dbg 7   00
Dbg 8   00
Dbg 9   00
Dbg 10   00
....

Erstes Zeichen wird doppelt gelesen..


Ergebnis Fall 2: Fifo füllen und sofort wenn ein neues Zeichen im FIFO 
verfügbar wieder auslesen.
Ergebnis:
Dbg 0   65
Dbg 1   65
Dbg 2   04
Dbg 3   04
Dbg 4   00
Dbg 5   00
Dbg 6   00
Dbg 7   00
Dbg 8   00
Dbg 9   00
Dbg 10   80
Dbg 11   80
Dbg 12   00
Dbg 13   00
....
Wie man sieht werden alle Zeichen werden doppelt gelesen.

In beiden Fällen ist das Ergebnis nicht zufriedenstellend.

Wo liegen bitte Fehler im Code?

Vielen Dank
Geri

von Geri (Gast)


Bewertung
0 lesenswert
nicht lesenswert
ach ach ja, clk und FIFO_CLK sind identisch

von Duke Scarring (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Geri schrieb:
> Das Schreiben funktioniert einwandfrei.
Wie stellst Du das fest?

Duke

von Steffen (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Haben die Fifo's nicht 1 CLK Latenz beim lesen?

Steffen

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.