hi,
ich hab einen HEF4052B wie im anhang beschaltet,
aber egal auf welche kombination von high/low ich
S1/S2 setze, es tut sich nix
ich würde gern die analogen signale die an 1Y0, 1Y1, 1Y2
an liegen, je nach S1/S2-kombi auf 1Z am µC messen
die beschaltung von E/Vee/Vss/Vdd aus dem datenblatt
http://assets.nexperia.com/documents/data-sheet/HEF4052B.pdf
erschliesst sich mir leider nur bedingt
könnte mir jemand auf die sprünge helfen ?
Ray M. schrieb:> könnte mir jemand auf die sprünge helfen ?
Vee ist eine NEGATIVE Hilfsspannung, sprich: sie muss <= GND sein.
Wenn deine Eingangssignale jederzeit über dem GND-Potential liegen,
kannst du Vee einfach auf GND legen, ansonsten musst du halt eine
ausreichend hohe negative Spannung (gegen GND) hier anlegen.
Vdd-Potential gehört auf jeden Fall niemals an diesen Anschluss...
Ray M. schrieb:> hinz schrieb:>> Unused inputs must be connected to V_DD, V_SS, or another input.>> hab ich gelesen, kann mir jemand erklären wozu ?
Damit deren Potential nicht unkontrolliert durch die Gegend driftet oder
gar die zulässigen Grenzen verlässt. Der HEF4052B ist ein CMOS
Baustein.
Wolfgang schrieb:> Ray M. schrieb:>> ich hab jetzt E Vee Vss auf GND, ist das so korrekt ???>> Das kommt auf dein (bisher unbekanntes) Eingangssignal an (s.o.)
0-5V+ von sensoren die linear ihre spannung ändern... kein signal mit
pegeln oder sowas
Ray M. schrieb:> hab ich gelesen, kann mir jemand erklären wozu ?
CMOS Bausteine mögen keine offenen Eingänge. Wegen der hochohmigen
Eingänge können Störsignale eingekoppelt werden, oder bei elektrischen
Feldern durch statische Aufladung sogar der Baustein zerstört werden.
aGast schrieb:> Ray M. schrieb:>> hab ich gelesen, kann mir jemand erklären wozu ?>> CMOS Bausteine mögen keine offenen Eingänge. Wegen der hochohmigen> Eingänge können Störsignale eingekoppelt werden, oder bei elektrischen> Feldern durch statische Aufladung sogar der Baustein zerstört werden.
man lernt als rookie nie aus ...
danke für die erklärung
Ray M. schrieb:> ich hab jetzt E Vee Vss auf GND, ist das so korrekt ???
Wenn dein Eingangssignal jederzeit >= GND ist: ja.
Typischerweise benutzt man solche Anlogmultiplexer aber oft für analoge
Video- oder Audio-Anwendungen. Und bei denen muss man damit rechnen,
dass das Signal nur kapazitiv (also über einen Koppelkondensator)
eingespeist wird.
Damit ist der mittlere DC-Pegel des Eingangssignals nicht definiert (und
wird sich zumindest mittelfristig wohl auf GND/Vss einpendeln).
Das würde bedeuten, dass die untere Hälfte des Signals den Mux nicht
mehr passieren kann. Es gibt zwei Möglichkeiten, so ein Problem zu
lösen:
1)
Den Eingang per Spannungsteiler auf ein definiertes DC-Potiential
(sinnvollerweise 1/2 Vdd) bringen.
2)
Den Vee-Eingang des Mux dafür zu verwenden, wofür er gedacht ist. Also
eine negative Spannung anzulegen, die höher ist als die größte
"negative" Ausssteuerung des Quellsignals.
Was von beidem sinnvoller ist, hängt vor allem davon ab, wie es nach dem
Mux weiter geht in der Signalkette...
c-hater schrieb:> Ray M. schrieb:>>> ich hab jetzt E Vee Vss auf GND, ist das so korrekt ???>> Wenn dein Eingangssignal jederzeit >= GND ist: ja.>> Typischerweise benutzt man solche Anlogmultiplexer aber oft für analoge> Video- oder Audio-Anwendungen. Und bei denen muss man damit rechnen,> dass das Signal nur kapazitiv (also über einen Koppelkondensator)> eingespeist wird.
dakne für diese ausführliche erklärung
da ich keine negativen pegel an den eingängen habe bin
ich also im grünen bereich und wenn ich mal z.b. ein sinus-signal
durchdrücken will, lege ich an Vee eine -spannung größer dem max.
negativem sinus-pegel an ...
anbei ein Datenblatt zum CMOS-Baustein 4052
sehr empfehlenswert ist folgendes Buch von einem sehr guten Amerikaner
und sehr gut ins Deutsch übersetzt:
Lancaster, Don
Das CMOS-Kochbuch
ISBN 3-88322-002-7
IWT-Verlag Vaterstetten bei München
viel Erfolg
Eine eigene Frage?
Dieser Thread ist über 9 Jahre alt.
Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.
Untitled.png
(10 KB)
