Hallo, vor kurzem sagte mir jemand (Hardwareentwickler), dass man die Bohrlöcher von Vias genau so groß macht wie die Leiterbahn selber . Das macht für mich (Student) keinen Sinn bzw. ist ziemlich gefährlich: wenn sich das Via oder die Leiterbahn nur minimal bei der Herstellung verschiebt, hätte man schon ein Problem. Sehe ich das richtig? Deswegen dachte ich mir: lieber das Bohrloch etwas größer machen. Da sagte man mir aber, dass das unnötig Platzverschwendung sei ... Meine Leiterbahn ist 0,25mm Breit. Wenn ich das Bohrloch auf 0,25mm einstelle, sagt mir EAGLE , dass der minimale Durchmesser (24mil, etwa 0,61mm), der im DRC eingestellt ist, unterschritten ist. Wenn ich das Bohrloch auf 0,61mm vergrößere überlappen sich die Restringe. Im Anhang die Bohrlöcher mit 0,25 mm Durchmesser. Mein Vorschlag: Bohrloch auf 0,4mm vergrößern um Toleranzen einzubauen. Liege ich richtig in der Annahme, dass der Hardwareentwickler falsch liegt? Wollte da nicht widersprechen , schließlich hat er Jahrelange Erfahrung und ich gerade mal seit 13 Monaten. Würde mich über Antworten freuen. Viele Grüße, Matthi
Angehängte Dateien:
-
Drill.PNG
46 KB
:
Verschoben durch Moderator
Die DRC Daten gibt dir der Leiterplatten Fertiger vor.
Matthi schrieb: > wenn > sich das Via oder die Leiterbahn nur minimal bei der Herstellung > verschiebt, hätte man schon ein Problem. Sehe ich das richtig? Warum? Es gibt ja noch den Restring.
Georg G. schrieb: > Die DRC Daten gibt dir der Leiterplatten Fertiger vor. Also laut Hersteller könnte ich runter gehen bis zu 75µm. https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/bohren-durchkontaktierung.html
Servus, wichtig für den Bohloch-Durchmesser ist auch nicht die Breite der Leiterbahn, sondern die Breite des "Restrings" um das Loch. Und natürlich die Möglichkeiten des Herstellers. Wie Georg schon schrieb, gibt der Leiterplatten-Dienstleister die Grenzdaten vor, meist ist es aber besser, die Grenzdaten nicht auszureizen. Wenn genug Platz auf der Leiterplatte da ist, also ruhig etwas größer.
Matthi schrieb: > Das macht für mich (Student) keinen Sinn bzw. ist ziemlich gefährlich: > wenn sich das Via oder die Leiterbahn nur minimal bei der Herstellung > verschiebt Definiere deine Überlegungen zu "minimal". > Meine Leiterbahn ist 0,25mm Breit. Die könnte aber viel breiter sein. Unnötig schmale Leiterbahnen verschlechtern einige Parameter genauso unnötig. Oder andersrum: die Leiterbahn erst mal breiter anlegen und schlimmstenfalls hinterher schmaler machen. > Wenn ich das Bohrloch auf 0,25mm einstelle, sagt mir EAGLE , dass der > minimale Durchmesser, der im DRC eingestellt ist, unterschritten ist. Was sagt dir dein Leiterplattenhersteller? Kann der 0,25mm Löcher mit vertretbarem Aufwand bohren?
:
Bearbeitet durch Moderator
Matthi schrieb: > Georg G. schrieb: >> Die DRC Daten gibt dir der Leiterplatten Fertiger vor. > > Also laut Hersteller könnte ich runter gehen bis zu 75µm. > > https://www.multi-circuit-boards.eu/leiterplatten-... Für Kupferstrukturen sind 125µ Standard und für Bohrungen (Vias) 0.2mm. Alles was kleiner ist kostet dann ordentlich extra...
Matthi schrieb: > Also laut Hersteller könnte ich runter gehen bis zu 75µm. Das ist aber dann schon Sonderfertigung und entsprechend teurer, Der Leiterplattenkalkulator geht von 200µm aus: https://www.multi-circuit-boards.eu/produkte/leiterplatten.html
Matthi schrieb: > Also laut Hersteller könnte ich runter gehen bis zu 75µm. Man muss/sollte/darf nicht das gerade noch technisch Machbare als Normalmaß hernehmen. Das macht nur jedem in der Prozesskette das Leben schwer. Und du selber hast dann spätestens, wenn beim ersten Lötversuch ein dünnes Kupferhaar (= ehemalige Leiterbahn) an der Spitze hängt, auch die Konsequenzen zu tragen...
:
Bearbeitet durch Moderator
Matthi schrieb: > Liege ich richtig in der Annahme, dass der Hardwareentwickler falsch > liegt? Nein. Ganz allgemein steigt die Gefahr von Fertigungsprobleme wenn die Abmessungen kleiner werden. Wenn also das Bohrloch kleiner wird, der Restring um das Bohrlöch dünner wird, die Leiterbahn schmaler wird, die Abstände schmaler werden. Klug ist es also für eine Fertigung immer den Kompromiss zu suchen, bei dem die möglichen Toleranzen am grössten sind. Bei deinem beispiel könnte man die Leiterbahnen dicher machen, sß daß Leiterbahnen so breit sind wie die Leiterbahnabstände. Das Verhältnis von Bohrloch zu Restring ist schon ok, so darf der Bohrer um 1/2 der Bohrerbreite abweichen. Ein grösseres Bohrloch ergäbe einen kleineren Restring. Sicher ist das Kupfer am Bohrloch weil es links und recht aussen rum geht unnötigerweise doppelt do breit wie die zuführende Leiterbahn, aber wenn man die Leiterbahnen dicker macht (siehe Vorschlag oben) passt das Verhältnis wieder. Aber: Platinenfertigung ist ein Massenprodukt: Wenn der Hersteller sagt, daß er das kann, dann kann man auch seine geringen Toleranzen nutzen. Nur eventuell hat man dann Schwierigkeitn, auf einen anderen billigeren Hersteller umzusteigen.
Meist gibt es auch noch Preisunterschiede zwischem dem technisch machbaren und der Standardfertigung jeweiligen Platinenherstellers. 0,3mm ist oft der Standardwert für die Preiswert-Fertigung. Reicht meist, aber nicht immer. Ohne Not/Nutzen sollte man da nicht drunter gehen.
Matthi schrieb: > Wenn ich das > Bohrloch auf 0,61mm vergrößere überlappen sich die Restringe. Tja, dann musst Du halt das Design etwas abändern, so daß die VIAs genug Abstand zueinander haben.
Matthi schrieb: > sich das Via oder die Leiterbahn nur minimal bei der Herstellung > verschiebt Wenn ne kleine Hinterhofklitsche mit ner CNC Fräsmaschine in nen gehärteten Stahlblock ein 0,8mm Loch mit H7 bohren/fräsen kann, dann mach dir mal keinen Kopp um die Genauigkeit deiner Leiterplattenlöcher. Genaue Löcher zu bohren ist ein Problem, dass schon vor langer Zeit gelöst wurde.
THOR schrieb: > dann > mach dir mal keinen Kopp um die Genauigkeit deiner Leiterplattenlöcher. Willst Du ihn damit ermuntern, die Design-Rules auf seine kaum vorhandenen Layout-Kenntnisse anzupassen, statt zu lernen, wie man ein fertigungstechnisch unkritisches und damit günstig herstellbares PCB designed?
Matthi schrieb: > Also laut Hersteller könnte ich runter gehen bis zu 75µm. Nein kannst Du nicht. Das wären dann Laser-Vias und die gehen nur max. genausotief in die Platine rein wie der Durchmesser ;-) Matthi schrieb: > dass man die > Bohrlöcher von Vias genau so groß macht wie die Leiterbahn selber . Das > macht für mich (Student) keinen Sinn bzw. ist ziemlich gefährlich: wenn > sich das Via oder die Leiterbahn nur minimal bei der Herstellung > verschiebt, hätte man schon ein Problem. Ist beides Blödsinn. Man kann Leiterbahnen und Vias unabhängig voneinander beliebig auslegen (solange für den Fertiger noch ausreichend und genug Restring).
Vielen Dank erst einmal für die vielen Antworten! Lothar M. schrieb: > Was sagt dir dein Leiterplattenhersteller? Kann der 0,25mm Löcher mit > vertretbarem Aufwand bohren? Ich hab mir das DRC-File vom jeweiligen Hersteller heruntergeladen. Siehe da: alle Fehler weg! Der Hersteller gibt in der DRC an, dass die Bohrlöcher mindestens 0,2mm Durchmesser haben müssen. Dann wäre ich mit 0,25mm ja noch im akzeptablen Bereich. Michael B. schrieb: > Bei deinem beispiel könnte man die Leiterbahnen dicher machen Auch hier die Empfehlung des Fachmanns: Breite von 0,25mm (oder sogar kleiner !!) würden ausreichen. Über die Leiterbahn wird ein nahezu stromloses 5V Signal geführt. Da sagte er mir, dass das überhaupt kein Problem sei. Zoltan schrieb: > Nein kannst Du nicht. > Das wären dann Laser-Vias Sorry ! Hast Recht. Falsch auf der Webseite gelesen. Thomas E. schrieb: > Willst Du ihn damit ermuntern, die Design-Rules auf seine kaum > vorhandenen Layout-Kenntnisse anzupassen, statt zu lernen, wie man ein > fertigungstechnisch unkritisches und damit günstig herstellbares PCB > designed? Also ich will unbedingt lernen und verstehen wie man es richtig macht. Daher gebe ich Thomas recht.
@Matthi Kann es sein, dass ihr aneinander vorbei geredet habt? Im Grunde genommen hat der Hardwaremensch nämlich recht gehabt. Er hat wahrscheinlich den Umfang gemeint. Dererlei Rechnungen sind aber nur erlaubt, wenn die Designregeln nicht verletzt werden.
Lothar M. schrieb: > Unnötig schmale Leiterbahnen verschlechtern einige Parameter genauso > unnötig. Den Widerstand verschlechtern sie - was noch?
Matthi schrieb: > Liege ich richtig in der Annahme, dass der Hardwareentwickler falsch > liegt? Ja, i.A. schon - es gibt keinen sinnvollen Zusammenhang zwischen Leiterbahnbreite und Via-Bohrung (Bohrt er etwa bei einer GND-Leitung mit 5 mm auch 5mm-Vias??). Recht haben kann er im konkreten Fall damit, die Via-Bohrungen nicht unnötig klein zu machen. Wie schon angemerkt, man sollte die Grenzwerte des Herstellers nicht ausschöpfen, wenn es nicht unbedingt sein muss, was bei Anfängern eher selten der Fall ist. Also wenn er sagt, mach die Vias grösser, glaub ihm das, aber mit den Leiterbahnen hat das nichts zu tun. War vielleicht der Versuch, eine Regel für ganz ganz Dumme aufzustellen. Georg
Matthi schrieb: > wenn > sich das Via oder die Leiterbahn nur minimal bei der Herstellung > verschiebt, hätte man schon ein Problem. Welches Problem denn?
Amateur schrieb: > @Matthi > Kann es sein, dass ihr aneinander vorbei geredet habt? Das könnte tatsächlich sein. Vielleicht meint er wirklich nur das Bohrloch. Wenn noch ein Restring dazu kommt, dann würde es ja wieder passen. Ich frage ihn einfach die Tage nochmal.
Chris F. schrieb: > Welches Problem denn? Auf Grund von Fertigungstoleranzen könnten die Vias bzw. Leiterbahn sich verschieben und somit würde die Leiterbahn nicht mehr mit dem Via verbunden sein. Aber einige meiner Vorredner sagten ja bereits, dass das sehr unwahrscheinlich ist.
Georg schrieb: > man sollte die Grenzwerte > des Herstellers nicht ausschöpfen, Ich denke ich werde deswegen auch die Leiterbahnbreite auf 0,3mm erhöhen. Zwar liegt die untere Grenze bei 0,2mm ( und somit wäre ich mit 0,25mm noch im grünen Bereich) aber sicher ist sicher. Vias werde ih dann auch etwas größer machen.
Matthi schrieb: > Auch hier die Empfehlung des Fachmanns: Breite von 0,25mm (oder sogar > kleiner !!) würden ausreichen. Über die Leiterbahn wird ein nahezu > stromloses 5V Signal geführt. Da sagte er mir, dass das überhaupt kein > Problem sei. Hast du Schwierigkeiten mit dem Wortverständnis ? Ausreichen für den Strom, sicherlich bei Digitalsignalen. Ausreichen damit vermutlich die Platine von eurem Fertiger ohne Fehler hergestellt werden kann, ebenfalls, aber optimal im Sinne von Reduzierung des Fertigungsausschusses und der Fertigungsanforderungen so daß auch schlechtere (dafür aber billigere) Fabriken (oder man selbst zu Hause) das noch herstellen können: Nein. Matthi schrieb: >> Kann es sein, dass ihr aneinander vorbei geredet habt? > > Das könnte tatsächlich sein. Wohl wahr.
Matthi schrieb: > Auf Grund von Fertigungstoleranzen könnten die Vias bzw. Leiterbahn sich > verschieben und somit würde die Leiterbahn nicht mehr mit dem Via > verbunden sein. Das soll eben der Durchmesser des Vias (->Restring) verhindern. Um das Design noch toleranter gegen Versatz beim Bohren zu machen, gibt es dann noch die sog. "Teardrops": http://www.altium.com/blog/de/wie-sie-mit-teardrops-fertigungsausbeute-und-qualit%C3%A4t-ihrer-designs-erh%C3%B6hen
Danke für die Erklärung, Matthi. ---- Ich glaube bevor er mit Gehrungen und Teardrops an den Pads anfängt sollte er erstmal lockerer werden. g Auf dem Board ist genug Platz man könnte sogar die Leiter in Padbreite weiterziehen und die Vias dafür versetzen, muss man aber nicht. Alles total entspannt. Die Gehrungen bei Eagle macht man mit "miter", das sieht ein bisschen anders und nicht so intuitiv (oder automatisch) wie bei Altium aus. Um ganz auf Nummer sicher zu gehen kann man z.B. die Via-Pads in ein Polygon legen und dessen Kanten dann "mitern". Auch das ist hier unnötig.
@Matthi >Wenn noch ein Restring dazu kommt, dann würde es ja wieder >passen. Der Bohrer bzw. das Bohrloch und der Restring sind lt. Designregeln 2 verschiedene Sachen. Natürlich konstruiert Eagle, z.T. nach eigenen Vorstellungen, das Design, aber - hoffentlich - unter Berücksichtigung der Designregeln, die Durchkontaktierung als Ganzes.
Matthi schrieb: > Auf Grund von Fertigungstoleranzen könnten die Vias bzw. Leiterbahn sich > verschieben und somit würde die Leiterbahn nicht mehr mit dem Via > verbunden sein. Aber einige meiner Vorredner sagten ja bereits, dass das > sehr unwahrscheinlich ist. Das hieße auch, dass die Leiterplatte nicht funktionsfähig ist und beim E-Test aussortiert wird. Das ist erstmal das Problem des Fertigers, nicht deins. ABER man muss sich ja nicht unnötig Probleme provozieren. Wenn man Platz hat und alles unkritisch ist, kann man "so fein wie nötig, so grob wie möglich" designen. Warum die Grenzen ausreizen? Ob die Leiterbahn nun 200 oder 300µm ist oder der Restring 150µm oder 250µm breit ist, ist bei den meisten "normalen" Designs egal.
Uhu U. schrieb: > Den Widerstand verschlechtern sie - was noch? Die Mechanik. Sie haben weniger Klebefläche. Man kann auf Prototypen auf so winzigen Bahnen weniger gut einen Draht anlöten. Die Anbindung an Durchkontaktierungen und Pads ist besser. Usw... Matthi schrieb: > Ich denke ich werde deswegen auch die Leiterbahnbreite auf 0,3mm > erhöhen. Zwar liegt die untere Grenze bei 0,2mm ( und somit wäre ich mit > 0,25mm noch im grünen Bereich) aber sicher ist sicher. Wenn du dir mal so eine 0,3mm Leiterbahn in der Realität anschaust, dann wirst du sehen: da ist noch gaaanz viel Platz drumrum. Warum schenkst du dieses Kupfer dem Leiterplattenhersteller? Oder andersrum: Hast du gelesen und verstanden, was ich geschrieben habe? Es ist recht einfach: die Leiterbahnen nicht unnötig dünn machen. Und vor Allem: mach die Versorgungsbahnen deutlich breiter als die Signalleitungen. Deutlich heißt jetzt nicht "0,1mm ist viel", sondern so viel, dass du sie optisch gut unterscheiden kannst. Es wird dir helfen...
Lothar M. schrieb: > da ist noch gaaanz viel Platz drumrum Heißt, dass ich die Leiterbahn breiter machen und auseinander ziehen soll, richtig? Unrecht hast du nicht: Wenn ich drumrum noch genug Platz habe, wieso dann nicht ausnutzen ..
So einfach (groß) wie möglich, so komplex (klein) wie nötig.
Falk B. schrieb: > So einfach (groß) wie möglich, so komplex (klein) wie nötig. Man kann es nicht oft genug wiederholen... ;-) Matthi schrieb: > Heißt, dass ich die Leiterbahn breiter machen und auseinander ziehen > soll, richtig? Ja, das heißt es. Und es heißt schlussfolgernd auch, dass du nicht unnötig Signale gruppieren und hübsch dicht beieinander und parallel quer über die Leiterplatte ziehen sollst. Warum? Ganz einfach: zwei Leiter, die möglichst dicht beieinander liegen, können möglichst gut aufeinander einkoppeln und sich gegenseitig stören. Auch hier das Fazit: nutze den Platz.
Alles klar, habe ich verstanden. Ich werde dann die Leiterbahnen nochmal überarbeiten und den Platz ausnutzen. Was die Breite der Leiterbahn betrifft habe ich mich immer an die PCB-Werte gehalten: https://www.pcb-pool.com/download/spezifikation/deu_cmso001_strombelastbarkeit.pdf Aber die Leiterbahn breiter machen werde ich dennoch.
Und übrigens: Vielen Dank!
Matthi schrieb: > Aber die Leiterbahn breiter machen werde ich dennoch. Du kannst ganz erheblich Platz sparen, wenn du die Vias nicht in eine, sondern in zwei Reihen, i.e. versetzt plazierst. Dann kannst du das Fünffache der Restringbreite einsparen.
Lothar M. schrieb: > Falk B. schrieb: >> So einfach (groß) wie möglich, so komplex (klein) wie nötig. > Man kann es nicht oft genug wiederholen... ;-) Wie macht Ihr das in der Praxis? Um bei Multi-CB zu bleiben: Standard Bohrdurchmesser 0.2 mm, Standard Restring/Leiterbahn 0.125 mm. Es gibt Bereiche auf meiner Platine, wo es sehr eng zugeht und mir z.B. 0.3 mm Bohrdurchmesser/0.2mm Restring weh tun, in anderen wiederum ist es beinahe egal wie groß. Typischerweise am Controller. Welche Einstellungen für die Netzklasse? Macht Ihr einen "Finishing-Pass", in der die Vias und Leiterbahnen dort vergrößert werden wo möglich oder schaltet Ihr da wo es weh tut auf die kleineren Strukturen um? Bin ja eigentlich der Meinung, dass man schon große Stückzahlen bräuchte, dass sich der Aufwand lohnt.
Lothar M. schrieb: > Uhu U. schrieb: >> Den Widerstand verschlechtern sie - was noch? > Die Mechanik. Sie haben weniger Klebefläche. Man kann auf Prototypen auf > so winzigen Bahnen weniger gut einen Draht anlöten. Die Anbindung an > Durchkontaktierungen und Pads ist besser. Usw... > > Nebst der Mechanik wird auch der Wellenwiederstand anders. Auch ein Via ist eine Diskontinuität im Leiter und es gibt bessere und massiv schlechtere Orte innerhalb ines Leiterzuges um Vias zu platzieren. Siehe z.b. Application Report SLOA069 von TI. Hab da eine Anwendung <50MHz wo das schon reinspielt und <50MHz sind ja heute nur knapp über DC.
Interessante Appnote. Hat jemand ernsthaft mal einen Kondensator auf die Seite gestellt und bekommt das (automatisch) bestückt?
Niedlich. Hier wird immer von Bohrlöchern geredet, dabei werden Fertiglöcher gemeint. Die Bohrlöcher sind (meistens) 0,1 größer als die Angabe im Layout. Das Restring entscheidet.
Beitrag #5022520 wurde von einem Moderator gelöscht.
Matthi schrieb: > vor kurzem sagte mir jemand (Hardwareentwickler), dass man die > Bohrlöcher von Vias genau so groß macht wie die Leiterbahn selber . Das > macht für mich keinen Sinn bzw. ist ziemlich gefährlich: wenn > sich das Via oder die Leiterbahn nur minimal bei der Herstellung > verschiebt, hätte man schon ein Problem. Welches Problem? Denk dreidimensional, das Via ist doch galvanisiert also Leitfähig. Das was bei versatz an der Kupferbahn oben fehlt gleich das Kupfer im Via wieder aus.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.