EAGLE Clearance-Error innerhalb eines Bauteils

[Sebastian M. (gabbas1)]

Hallo liebe Gemeinde,

ich bekomme innerhalb des Bauteils (ein BCX53 Transistor) den 
"berüchtigten" Clearance Error, anderswo auf der ganzen Platine nicht.
Kann man das getrost ignorieren? Was kann ich dagegen machen?

Mit freundlichen Grüßen
Sebastian

[Teo D. (teoderix)]

Sebastian M. schrieb:
> Kann man das getrost ignorieren? Was kann ich dagegen machen?

Hersteller fragen. Eagel Lib ändern.

[schotter (Gast)]

Teo D. schrieb:
> Sebastian M. schrieb:
>> Kann man das getrost ignorieren? Was kann ich dagegen machen?
>
> Hersteller fragen. Eagel Lib ändern.

Hat mit der Lib eher weniger zu tun. Wenn dann muss der 
Leiterplattenfertiger gefragt werden, was er für Strukturen fertigen 
kann und dann passt man den DRC entsprechend an.

[Sebastian S. (amateur)]

Vor allem kommt es darauf an, wessen Regeln Du verwendest!
Die default oder die des Herstellers.

Hast Du vergessen umzustellen, so könnten die originalen Regeln des 
Herstellers vielleicht günstiger sein.

Die Fläche, unter dem Bauteil scheint für eine Kühlfläche bestimmt zu 
sein. Tust Du diese ganz leicht nach rechts (im Bild) verschieben oder 
gestaltest Du die Fläche etwas "cleverer" indem Du die zwei Ecke 
abschrägst, so sollte das Kühltechnisch kein Beinbruch werden.

Keine Ahnung, welche Regeln die "Maler" der Bauteile verwenden, aber mit 
dem Finden von Fehlern befindest Du Dich in guter Gesellschaft.

Ob das Ganze ein wirkliches Problem ist, können nur Du (Spannungen und 
so) und der Hersteller der Platine sagen.

[Wolfgang (Gast)]

schotter schrieb:
> Hat mit der Lib eher weniger zu tun. Wenn dann muss der
> Leiterplattenfertiger gefragt werden, was er für Strukturen fertigen
> kann und dann passt man den DRC entsprechend an.

Natürlich kann das auch mit der Bibliothek zu tun haben. Da kann 
sonstwas drin sein und wenn der Leiterplattenfertiger das nicht fertigen 
kann, kann er das nicht fertigen.
Dass die Regeln vom DRC dem Prozess des Fertigers entsprechend sollten, 
ist doch wohl selbstverständich. Wozu bieten denn viele Hersteller sonst 
einen DRC-File zum Download an.

[Wolfgang (Gast)]

Sebastian M. schrieb:
> Was kann ich dagegen machen?

Verraten, welches Gehäuse dein BCX53 besitzt
Verraten, wie das Package bei dir definiert ist
Verraten, was du als Parameter im DRC eingestellt hast
Verraten, wo die Leiterplatte gefertigt werden soll

Dann kann dir geholfen werden.

[W.S. (Gast)]

Sebastian M. schrieb:
> ich bekomme innerhalb des Bauteils (ein BCX53 Transistor) den
> "berüchtigten" Clearance Error,

Also "berüchtigt" ist der nun wirklich nicht, sondern eher als 
angemessen zu bezeichnen. Dein Footprint für den BCX53 sieht m.E. 
ziemlich häßlich und nicht wirklich passend aus.

Mein Rat: zeichne dir den betreffenden Footprint um und vergiß auch 
nicht, den Pads ordentliche Namen zu geben. Sowas wie N$1 bis N$4 zeugen 
nicht gerade davon, daß der Footprint-Autor ordentlich gearbeitet hat.
Ansonsten:
a) Pads 1..3 schmaler halten, die müssen nich so elend fett sein. Da 
reichen so etwa 0.8 bis 1 mm an Breite aus, Abstände dann etwa 0.7 bis 
0.5 - das kann heutzutage JEDER.
b) die Pads 1..3 weiter nach links oder Pad 4 weiter nach rechts, denn 
nach Hersteller sollte zwischen Pad 4 und dem Rest ser Pads so etwa 1 mm 
Platz gelassen werden. Damit kommt auch JEDER Hersteller klar.
c) mach Pad 4 breiter, etwa so breit wie der gesamte BCX53 oder noch ne 
Kleinigkeit mehr, damit du nicht nochmal in Versuchung kommst, da einen 
LZ unter das BE gerade durchzuziehen.

W.S.

[Toxic (Gast)]

https://www.google.ie/url?sa=t&rct=j&q=&esrc=s&source=web&cd=5&ved=0ahUKEwipzbPsh8jUAhVsDsAKHYSYBuEQFgg2MAQ&url=http%3A%2F%2Fwww.infineon.com%2Fdgdl%2FInfineon-PCB%2BFootprints%2Band%2BSymbols%2B-%2BBCX53-10%2B-%2BGeneral%2BPurpose%2BTransistor%2B-%2BEagle%2B-%2Bv1.0.zip-PCB-v01_00-EN.zip%3FfileId%3D5546d4624eeb2bc7014ef9e8c8ed150a&usg=AFQjCNFOJkR3OIfqPG4x1UI4g0vLBPfUpg&cad=rja

Statt 4 Fehler nur einen ;-)

[Axel R. (Gast)]

Mach doch die SMD Pads rund an den Ecken. Und "hübscher"...

[Joe (Gast)]

den footprint / package des Bauteils öffnen, eine Fläche geringfügig 
verschieben (1 mil).

Fertig.

[Sebastian M. (gabbas1)]

Joe schrieb:
> den footprint / package des Bauteils öffnen, eine Fläche geringfügig
> verschieben (1 mil).
>
> Fertig.



Erstmal vielen Dank für alle Hinweise!

Ich habe jetzt die Pads im Footprint minimal verschoben und jetzt ist 
der Fehler auch weg. Ich denke der BCX sollte trotzdem darauf zu 
verlöten sein.

Thread kann als erledigt betrachtet werden.

Danke!