Integer vergleichen

[Robert (Gast)]

hey, hier Robert. ich möchte eine motorsteuerung für ein BLDC in VHDL 
schreiben.
Mein problem sind die IF abfragen. Ich bekomme es nicht hin, die integer 
richtig miteinander zu vergleichen. kann mir bitte jemand sagen, wie ich 
das richtig schreibe?

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.ALL;

Entity bldcSorce is

PORT(
  wi_hallA: IN std_logic;
  wi_haLLB: IN std_logic;
  wi_hallC: IN std_logic;
  wi_decoder: IN std_logic;
  clock: IN std_logic;  
  wo_MotorU: OUT std_logic;
  wo_MotorV: OUT std_logic;
  wo_MotorW: OUT std_logic;
  wo_MotorUEn: OUT std_logic;
  wo_MotorVEn: OUT std_logic;
  wo_MotorWEn: OUT std_logic;
  Sensorzustand: INOUT integer  );
        
END bldcSorce;

Architecture logic_level of bldcSorce is

  signal  ha:  bit;
  signal  hb:  bit;
  signal  hc:  bit;

type Motorzustaende is array (0 to 5) of integer;
type Motorzustand0 is array (0 to 12) of Motorzustaende;
signal Blockkomultation : Motorzustand0 := (
            --EnU,  PhaseU,EnV, PhaseV, EnW,  PhaseW
             ( 1,     2,    1,    0,      0,    0 ),   -- 0  
                               ( 1,     2,    1,    0,      0,    0 ),   -- 1  
                               ( 0,     0,    1,    0,      1,    2 ),   -- 2
                               ( 0,     0,    1,    0,      1,    2 ),   -- 3
                               ( 1,     0,    0,    0,      1,    2 ),   -- 4
                               ( 1,     0,    0,    0,      1,    2 ),   -- 5
                               ( 1,     0,    1,    2,      0,    0 ),   -- 6
                               ( 1,     0,    1,    2,      0,    0 ),   -- 7
                               ( 0,     0,    1,    2,      1,    0 ),   -- 8
                               ( 0,     0,    1,    2,      1,    0 ),   -- 9
                               ( 1,     2,    0,    0,      1,    0 ),   -- 10
                               ( 1,     2,    0,    0,      1,    0 ),   -- 11
 
                               ( 0,     0,    0,    0,      0,    0 ) ); -- 12      aus



Begin
  ha <= to_bit(wi_hallA);
  hb <= to_bit(wi_hallB);
  hc <= to_bit(wi_hallC);

with bit_vector'(ha ,hb ,hc) select

  Sensorzustand <= 0 when "001",
       2 when "011",
       4 when "010",
       6 when "110",
       8 when "100",
       10 when "101",
       12 when others;



if (blockkomultation(Sensorzustand)(0) = 0) then
  wo_MotorUEn <= '0';
elsif(blockkomultation(Sensorzustand)(0) = 1) then
  wo_MotorUEn <= '1';
elsif(blockkomultation(Sensorzustand)(0) = 2) then
I_PWMUEn  : entity work.bldcPWM
port map(
  clk  => clock,
  startImp  => '0',
  PwmReg     => "0011000100",  --200
  MotorPwm  => wo_MotorUEn
  );
end if;          

end logic_level;

die fehlermeldung zu diesem code ist:

vcom -work work -2002 -explicit -stats=none C:/altera/14.1/bldcSorce.vhd
Model Technology ModelSim ALTERA vcom 10.3c Compiler 2014.09 Sep 20 2014
-- Loading package STANDARD
-- Loading package TEXTIO
-- Loading package std_logic_1164
-- Loading package NUMERIC_STD
-- Compiling entity bldcSorce
-- Compiling architecture logic_level of bldcSorce
** Warning: C:/altera/14.1/bldcSorce.vhd(55): (vcom-1186) Array type selected signal assignment expression must be of a locally static subtype.

** Error: C:/altera/14.1/bldcSorce.vhd(67): Illegal concurrent statement.
-- Loading entity bldcPWM
** Error: C:/altera/14.1/bldcSorce.vhd(81): VHDL Compiler exiting

zeile 67 ist die IF abfrage. Danke für die Hilfe.

[Nick S. (c0re)]

Zuweisungen =
Vergleiche ==

[Robert (Gast)]

für c ja, für vhdl nein.

[Duke Scarring (Gast)]

Robert schrieb:
> ** Error: C:/altera/14.1/bldcSorce.vhd(67): Illegal concurrent
> statement.
Welche ist denn die Zeile 67?

[Robert (Gast)]

Robert schrieb:
> zeile 67 ist die IF abfrage. Danke für die Hilfe.

[Markus F. (mfro)]

Robert schrieb:

Das

> Array type selected signal assignment expression must be of a locally
> static subtype.

steht für den (ha, hb, hc) Sensorzustand. Das Argument eines 
Conditional Assignments muß in VHDL eben "locally static" (d.h. eben 
nicht "im Flug zusammengebastelt") sein. Pack' das in eine temporäre 
Variable, dann ist der Fehler weg.

> Illegal concurrent statement.

Hier wird dasselbe Statement angemeckert. Vor VHDL 2008 ist das 
Conditional Assignment nur als sequentielles Statement erlaubt (muß 
also in einem Prozeß stehen). Ab VHDL 2008 darfst Du es überall 
hinschreiben.

Wenn dein Synthesetool VHDL 2008 nicht beherrscht, bleibt nur ändern, 
ansonsten halt den entsprechenden Schalter setzen (ModelSim kann's 
jedenfalls).

[kaputzke (Gast)]

Hier sind zwei if Auslegen vermixt:

1.) das if sollte in einem Prozess stehen, wenn es signale ändert.

oder

2.)Bei einem if-generate werden kann ein port map gemacht werden, es wid 
also zur Synthese Zeit Hardware erzugt oder nicht. Dynamisch geht das 
nicht

[Markus F. (mfro)]

Stimmt.

[Robert (Gast)]

die änderungen an den Ha, hb, hc Signalen habe ich nicht verstanden. 
bitte um eine neue erklärung.

ich habe die if abfragen in ein Prozess gelegt. bekomme jetzt andere 
Fehler. sollte ich es anders machen?

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.ALL;

Entity bldcSorce is

PORT(
  wi_hallA: IN std_logic;
  wi_haLLB: IN std_logic;
  wi_hallC: IN std_logic;
  wi_decoder: IN std_logic;
  clock: IN std_logic;  
  wo_MotorU: OUT std_logic;
  wo_MotorV: OUT std_logic;
  wo_MotorW: OUT std_logic;
  wo_MotorUEn: OUT std_logic;
  wo_MotorVEn: OUT std_logic;
  wo_MotorWEn: OUT std_logic;
  Sensorzustand: INOUT integer  );
        
END bldcSorce;

Architecture logic_level of bldcSorce is

  signal  ha:  bit;
  signal  hb:  bit;
  signal  hc:  bit;

type Motorzustaende is array (0 to 5) of integer;
type Motorzustand0 is array (0 to 12) of Motorzustaende;
signal Blockkomultation : Motorzustand0 := (
            --EnU,  PhaseU,EnV, PhaseV, EnW,  PhaseW
             ( 1,     2,    1,    0,      0,    0 ),   -- 0  
                               ( 1,     2,    1,    0,      0,    0 ),   -- 1  
                               ( 0,     0,    1,    0,      1,    2 ),   -- 2
                               ( 0,     0,    1,    0,      1,    2 ),   -- 3
                               ( 1,     0,    0,    0,      1,    2 ),   -- 4
                               ( 1,     0,    0,    0,      1,    2 ),   -- 5
                               ( 1,     0,    1,    2,      0,    0 ),   -- 6
                               ( 1,     0,    1,    2,      0,    0 ),   -- 7
                               ( 0,     0,    1,    2,      1,    0 ),   -- 8
                               ( 0,     0,    1,    2,      1,    0 ),   -- 9
                               ( 1,     2,    0,    0,      1,    0 ),   -- 10
                               ( 1,     2,    0,    0,      1,    0 ),   -- 11
 
                               ( 0,     0,    0,    0,      0,    0 ) ); -- 12      aus



Begin
  ha <= to_bit(wi_hallA);
  hb <= to_bit(wi_hallB);
  hc <= to_bit(wi_hallC);

with bit_vector'(ha ,hb ,hc) select

  Sensorzustand <= 0 when "001",
       2 when "011",
       4 when "010",
       6 when "110",
       8 when "100",
       10 when "101",
       12 when others;


process
begin      -- motorzustand setzen

  if (blockkomultation(Sensorzustand)(0) = 0) then
    wo_MotorUEn <= '0';
  elsif(blockkomultation(Sensorzustand)(0) = 1) then
    wo_MotorUEn <= '1';
  elsif(blockkomultation(Sensorzustand)(0) = 2) then
  I_PWMUEn  : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => "0011000100",  --200
    MotorPwm  => wo_MotorUEn
    );       --Zeile 80
  end if;          
end process;
end logic_level;

fehlerausgabe:

vcom -work work -2002 -explicit -stats=none C:/altera/14.1/bldcSorce.vhd
Model Technology ModelSim ALTERA vcom 10.3c Compiler 2014.09 Sep 20 2014
-- Loading package STANDARD
-- Loading package TEXTIO
-- Loading package std_logic_1164
-- Loading package NUMERIC_STD
-- Compiling entity bldcSorce
-- Compiling architecture logic_level of bldcSorce
** Warning: C:/altera/14.1/bldcSorce.vhd(55): (vcom-1186) Array type selected signal assignment expression must be of a locally static subtype.

-- Loading entity bldcPWM
** Error: C:/altera/14.1/bldcSorce.vhd(80): Illegal sequential statement.
** Warning: [2] C:/altera/14.1/bldcSorce.vhd(82): (vcom-1090) Possible infinite loop: Process contains no WAIT statement.

** Error: C:/altera/14.1/bldcSorce.vhd(83): VHDL Compiler exiting

[Markus F. (mfro)]

Robert schrieb:
> with bit_vector'(ha ,hb ,hc) select

Das ist ein Conditional assignment und ist so gar nicht und - so:

    signal h : bit_vector(2 downto 0);
.
.
.
    h <= ha & hb & hc;

    with h select

erst ab VHDL 2008 außerhalb eines Prozesses erlaubbt (vorher nur 
innerhalb).

Das hier:

  elsif(blockkomultation(Sensorzustand)(0) = 2) then
  I_PWMUEn  : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => "0011000100",  --200
    MotorPwm  => wo_MotorUEn
    );       --Zeile 80
  end if;

ist irgendwie völlig daneben. Du willst die PWM(?)-Komponente nur dann 
instantiieren, wenn der Sensorzustand einen bestimmten Wert hat? Und 
falls nicht, soll die entsprechende Hardware "weggezaubert" werden?

Wie stellst Du dir das vor?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Robert schrieb:

 process
 begin      -- motorzustand setzen
   if (blockkomultation(Sensorzustand)(0) = 0) then
...
   elsif(blockkomultation(Sensorzustand)(0) = 2) then

   I_PWMUEn  : entity work.bldcPWM
   port map(
     clk  => clock,
     startImp  => '0',
     PwmReg     => "0011000100",  --200
     MotorPwm  => wo_MotorUEn
     );       --Zeile 80

   end if;
 end process;

Seit wann geht sowas?

> Possible infinite loop: Process contains no WAIT statement.
Ein Prozess braucht entweder eine Sensitivliste oder ein wait().

Mein Tipp: du solltest nicht nur "wild drauf los programmieren", sondern 
dich mal mit VHDL beschäftigen. Nimm das Buch "VHDL-Synthese" oder ein 
gleichwertiges, das sich mit Umsetzung von VHDL auf reale Hardware 
befasst.

Ein Tipp dazu: es gibt unterschiedliche Syntaxelemente für Abfragen 
innerhalb und ausserhalb eines Prozesses. Die nennen sich "sequential 
statements" und "concurrent statements"

[Robert (Gast)]

ne ich wollte ehr so was schreiben:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.ALL;

Entity bldcSorce is

PORT(
  wi_hallA: IN std_logic;
  wi_haLLB: IN std_logic;
  wi_hallC: IN std_logic;
  wi_decoder: IN std_logic;
  PWM: IN integer;
  clock: IN std_logic;  
  wo_MotorU: OUT std_logic;
  wo_MotorV: OUT std_logic;
  wo_MotorW: OUT std_logic;
  wo_MotorUEn: OUT std_logic;
  wo_MotorVEn: OUT std_logic;
  wo_MotorWEn: OUT std_logic;
  Sensorzustand: INOUT integer  );
        
END bldcSorce;

Architecture logic_level of bldcSorce is

  signal  ha:  bit;
  signal  hb:  bit;
  signal  hc:  bit;
  signal PWMU: unsigned (9 downto 0);
  signal PWMV: unsigned (9 downto 0);
  signal PWMW: unsigned (9 downto 0);

  type Motorzustaende is array (0 to 5) of integer;
  type Motorzustand0 is array (0 to 12) of Motorzustaende;
  signal Blockkomultation : Motorzustand0 := (
                    --EnU,  PhaseU,EnV, PhaseV, EnW,  PhaseW
                    ( 1,     2,    1,    0,      0,    0 ),   -- 0  
                               ( 1,     2,    1,    0,      0,    0 ),   -- 1  
                               ( 0,     0,    1,    0,      1,    2 ),   -- 2
                               ( 0,     0,    1,    0,      1,    2 ),   -- 3
                               ( 1,     0,    0,    0,      1,    2 ),   -- 4
                               ( 1,     0,    0,    0,      1,    2 ),   -- 5
                               ( 1,     0,    1,    2,      0,    0 ),   -- 6
                               ( 1,     0,    1,    2,      0,    0 ),   -- 7
                               ( 0,     0,    1,    2,      1,    0 ),   -- 8
                               ( 0,     0,    1,    2,      1,    0 ),   -- 9
                               ( 1,     2,    0,    0,      1,    0 ),   -- 10
                               ( 1,     2,    0,    0,      1,    0 ),   -- 11
 
                               ( 0,     0,    0,    0,      0,    0 ) ); -- 12      aus



Begin
  ha <= to_bit(wi_hallA);
  hb <= to_bit(wi_hallB);
  hc <= to_bit(wi_hallC);

with bit_vector'(ha ,hb ,hc) select

  Sensorzustand <= 0 when "001",
       2 when "011",
       4 when "010",
       6 when "110",
       8 when "100",
       10 when "101",
       12 when others;

I_PWMUEn  : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMU,
    MotorPwm  => wo_MotorUEn
    );
process
begin      -- motorzustand setzen

  if (blockkomultation(0)(Sensorzustand) = 0) then
    wo_MotorUEn <= '0';
  elsif(blockkomultation(0)(Sensorzustand) = 1) then
    wo_MotorUEn <= '1';
  elsif(blockkomultation(0)(Sensorzustand) = 2) then
    PWMU <= to_unsigned(PWM,10);
  end if;          
end process;
end logic_level;

in dieser fassung läuft es auch so wie ich es wollte. erstmal.
ich danke für die schnelle Hilfe.

[Markus F. (mfro)]

Robert schrieb:
> in dieser fassung läuft es auch so wie ich es wollte

... das glaub' ich allerdings erst mal nicht.

Es sei denn, Du wolltest, daß es nicht läuft ;).

Ein Prozeß ohne wait-Statement und ohne Sensitivliste macht seltsame 
Dinge ...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Markus F. schrieb:
> Ein Prozeß ohne wait-Statement und ohne Sensitivliste macht seltsame
> Dinge ...
Nur in der Simulation. Das sagt der Synthesizer aber klar und deutlich. 
Aber eines ist ganz offensichtlich: so wie es derzeit darstellst das 
gerade so irgendwie hingebastelt.

Robert schrieb:
> in dieser fassung läuft es auch so wie ich es wollte.
Heute noch. Zufällig. Zum Glück. Usw.
Simulier das seltsame Konstrukt mal. Der Simulator ist der Debugger 
eines HDL Designs.

[Robert (Gast)]

muss leider gestehen, dass du recht hast. der code läst sich compilieren 
doch die Simulation macht mir zu schaffen.

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.ALL;

Entity bldcSorce is

PORT(
  wi_hallA: IN std_logic;
  wi_haLLB: IN std_logic;
  wi_hallC: IN std_logic;
  wi_decoder: IN std_logic;
  PWM: IN integer;
  clock: IN std_logic;  
  wo_MotorU: OUT std_logic;
  wo_MotorV: OUT std_logic;
  wo_MotorW: OUT std_logic;
  wo_MotorUEn: OUT std_logic;
  wo_MotorVEn: OUT std_logic;
  wo_MotorWEn: OUT std_logic;
  Sensorzustand: INOUT integer  );
        
END bldcSorce;

Architecture logic_level of bldcSorce is

  signal  ha:  bit;
  signal  hb:  bit;
  signal  hc:  bit;
  signal PWMU: unsigned (9 downto 0);
  signal PWMV: unsigned (9 downto 0);
  signal PWMW: unsigned (9 downto 0);

  type Motorzustaende is array (0 to 5) of integer;
  type Motorzustand0 is array (0 to 12) of Motorzustaende;
  signal Blockkomultation : Motorzustand0 := (
                    --EnU,  PhaseU,EnV, PhaseV, EnW,  PhaseW
                    ( 1,     2,    1,    0,      0,    0 ),   -- 0  
                               ( 1,     2,    1,    0,      0,    0 ),   -- 1  
                               ( 0,     0,    1,    0,      1,    2 ),   -- 2
                               ( 0,     0,    1,    0,      1,    2 ),   -- 3
                               ( 1,     0,    0,    0,      1,    2 ),   -- 4
                               ( 1,     0,    0,    0,      1,    2 ),   -- 5
                               ( 1,     0,    1,    2,      0,    0 ),   -- 6
                               ( 1,     0,    1,    2,      0,    0 ),   -- 7
                               ( 0,     0,    1,    2,      1,    0 ),   -- 8
                               ( 0,     0,    1,    2,      1,    0 ),   -- 9
                               ( 1,     2,    0,    0,      1,    0 ),   -- 10
                               ( 1,     2,    0,    0,      1,    0 ),   -- 11
 
                               ( 0,     0,    0,    0,      0,    0 ) ); -- 12      aus



Begin
  ha <= to_bit(wi_hallA);
  hb <= to_bit(wi_hallB);
  hc <= to_bit(wi_hallC);

with bit_vector'(ha ,hb ,hc) select

  Sensorzustand <= 0 when "001",
       2 when "011",
       4 when "010",
       6 when "110",
       8 when "100",
       10 when "101",
       12 when others;

I_PWMUEn  : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMU,
    MotorPwm  => wo_MotorUEn
    );
motorbestromung: process (ha,hb, hc)
begin      -- motorzustand setzen

  if (blockkomultation(Sensorzustand)(0) = 0) then  --zeile 79
    wo_MotorUEn <= '0';
  elsif(blockkomultation(Sensorzustand)(0) = 1) then
    wo_MotorUEn <= '1';
  elsif(blockkomultation(Sensorzustand)(0) = 2) then
    PWMU <= to_unsigned(PWM,10);
  else
    PWMU <= to_unsigned(200,10);
  end if;    
--  wait on clock;      
end process;
end logic_level;

bei der Simulation bekomme ich volgende Fehlermeldung herraus, mit der 
ich wenig anfangen kann:

VSIM35>run 50 ms
# ** Fatal: (vsim-3734) Index value -2147483648 is out of range 0 to 12.
#    Time: 0 ps  Iteration: 0  Process: /bldcsorce/motorbestromung File: C:/altera/14.1/bldcSorce.vhd
# Fatal error in Process motorbestromung at C:/altera/14.1/bldcSorce.vhd line 79
# 
# HDL call sequence:
# Stopped at C:/altera/14.1/bldcSorce.vhd 79 Process motorbestromung
# 

VSIM35>

 die wait Anweisung konnte ich nicht in den code intrigieren. dabei hat 
der Compiler gemeckert.

[robert (Gast)]

Lothar M. schrieb:
> so wie es derzeit darstellst das
> gerade so irgendwie hingebastelt.

um das irgendwie genauer zu beschreiben: so gut ich kann.

ich habe nur sehr wenig erfahrung in vhdl und versuche durch diese 
anwendung mehr zu erfahren.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Robert schrieb:
> motorbestromung: process (ha,hb, hc)
Die Sensitivliste ist falsch.
Dort müssen die Signale rein,  die in der Simulation eine Neuberechnung 
des Prozesses nötig machen. Also die, die rechts in Zuweisungen stehen, 
und die, die in Abfragen verwendet werden.

Oder kurz: eine falsche Sensitivliste hat eine falsche Simulation als 
Ergebnis.

robert schrieb:
> ich habe nur sehr wenig erfahrung in vhdl
Das war bei jedem mal so.

> und versuche durch diese
> anwendung mehr zu erfahren.
Die üblichen einfachen ersten Schritte (blinkende LED, Laufschrift, 
serielle Schnitte...) samt Simulation hast du schon erfolgreich gemacht?

> Fehlermeldung
Was passiert denn in der Zeile 79?
Und was ist der Initialisierungswert eines uneingeschränkten Integers, 
wenn du nicht extra einen angibst?

Das hier ist übrigens ein potentieller Kündigungsgrund:
> Sensorzustand: INOUT integer
Wozu soll hier ein bidirektionaler Port nötig sein?

Robert schrieb:
> die wait Anweisung konnte ich nicht in den code intrigieren. dabei hat
> der Compiler gemeckert.
Du solltest auch nicht irgendwas in deinen Code hineinbasteln, was dir 
irgendwer gesagt hat. Sondern du solltest erst mal verstehen Was dann 
passiert. Oder es wenigstens versuchen. Denn wie gesagt: die übliche 
Try-and-Error Softwareentwicklung kannst du hier nicht anwenden. Du 
musst deine Hardware kennen. Dann kannst du sie beschreiben.

Oder sag mal einem eingeborenen subtropischen Dschungelbewohner er solle 
einen Schneemann beschreiben. Was kommt dabei wohl raus?

[robert (Gast)]

Lothar M. schrieb:
>> Fehlermeldung
> Was passiert denn in der Zeile 79?

Robert schrieb:
> if (blockkomultation(Sensorzustand)(0) = 0) then  --zeile 79
>     wo_MotorUEn <= '0';

Lothar M. schrieb:
> Die üblichen einfachen ersten Schritte (blinkende LED, Laufschrift,
> serielle Schnitte...) samt Simulation hast du schon erfolgreich gemacht?

ja. ist ein jahr her und ich merke, das ich da schlecht durch die 
aufgaben geführt wurde

Lothar M. schrieb:
> Dort müssen die Signale rein,  die in der Simulation eine Neuberechnung
> des Prozesses nötig machen.

ha, hb, und hc stehen wür die hallsensoren. jedes mal wen es dort eine 
änderung gibt, dann sollt der prozess motorbestromung abgearbeitet 
werden. ich denke das es besser ist dort die Variable: "Sensorzustand" 
zu benutzen, den die ist das eigendliche, worauf es hier ankommt.

zum Projekt: ich habe die realiesierung schon mit ein arduino 
gemeistert. also ist mir das, was ich eigendlich machen möchte klar. 
dieser ist mir aber zu langsam. ich bestrom den Motor mit 
sinuskomultation. also es ist mir nicht zu langsam, es ist zu langsam. 
ich kann den motor nur auf kleinen drehzahlen betreiben. dies aber nur 
nebennei.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

robert schrieb:
> if (blockkomultation(Sensorzustand)(0) = 0)
Der Sensorzustand ist logischerweise ein nicht initialisierte Integer, 
der mit dem "linkesten" Wert initialisiert wird (siehe die Definition 
eines integers in VHDL: 
http://www.vhdl.renerta.com/mobile/source/vhd00039.htm und 
https://wiki.kip.uni-heidelberg.de/KIPwiki/images/d/d7/VHDL_Language_Reference_Guide_(help_file).pdf). 
Und dieser linke Wert ist -2147483648, was natürlich ausserhalb des 
erlaubten Bereichs 0..12 liegt.

> ich denke das es besser ist dort die Variable: "Sensorzustand" zu
> benutzen, den die ist das eigendliche, worauf es hier ankommt.
Da brauchst du gar nichts zu denken (du hast da keinerlei 
Wahlmöglichkeit). Du mußt letztlich nur die Warnungen/Meldungen des 
Compilers lesen.

In diese Sensitivliste muss natürlich auch PWM. Siehe meinen Post 
zum Thema "rechts von Zuweisungen" weiter oben...

> schon mit ein arduino gemeistert.
> also ist mir das, was ich eigendlich machen möchte klar.
Und man sieht, dass du es genau so "programmieren" willst, wie du es 
schon hattest...

[robert (Gast)]

Hey, ich bin vom Festival zurück mit neuen Problemen. Ich bitte um 
Gedult und verständnis dafür, dass ich es so gut wie möglich, aber eben 
noch nciht gut schreibe.

library ieee;

use ieee.std_logic_1164.all;
use ieee.numeric_std.ALL;



Entity bldcSorce is



PORT(
  wi_hallA: IN std_logic;

  wi_haLLB: IN std_logic;

  wi_hallC: IN std_logic;
  wi_decoder: IN std_logic;
  PWM: IN integer;
  clock: IN std_logic;
  wo_MotorUEn: OUT std_logic;
  wo_MotorU: OUT std_logic;
  wo_MotorVEn: OUT std_logic;
  wo_MotorV: OUT std_logic;
  wo_MotorWEn: OUT std_logic;  
  wo_MotorW: OUT std_logic
--  Sensorzustand: INOUT integer

    );

        

END bldcSorce;



Architecture logic_level of bldcSorce is


  signal  ha:  bit;

  signal  hb:  bit;

  signal  hc:  bit;
  signal PWMUEn: unsigned (9 downto 0);
  signal PWMVEn: unsigned (9 downto 0);
  signal PWMWEn: unsigned (9 downto 0);
  signal PWMU: unsigned (9 downto 0);
  signal PWMV: unsigned (9 downto 0);
  signal PWMW: unsigned (9 downto 0);
  signal DecoderSchritt: unsigned (9 downto 0);
  signal Sensorzustand:  unsigned (9 downto 0);

  type Motorzustaende is array (0 to 5) of integer;
  type Motorzustand0 is array (0 to 12) of Motorzustaende;
  signal Blockkomultation : Motorzustand0 := (
             --EnU,  PhaseU,EnV, PhaseV, EnW,  PhaseW
                 ( 1,     2,    1,    0,      0,    0 ),   -- 0  
                               ( 1,     2,    1,    0,      0,    0 ),   -- 1  
                               ( 0,     0,    1,    0,      1,    2 ),   -- 2
                               ( 0,     0,    1,    0,      1,    2 ),   -- 3
                               ( 1,     0,    0,    0,      1,    2 ),   -- 4
                               ( 1,     0,    0,    0,      1,    2 ),   -- 5
                               ( 1,     0,    1,    2,      0,    0 ),   -- 6
                               ( 1,     0,    1,    2,      0,    0 ),   -- 7
                               ( 0,     0,    1,    2,      1,    0 ),   -- 8
                               ( 0,     0,    1,    2,      1,    0 ),   -- 9
                               ( 1,     2,    0,    0,      1,    0 ),   -- 10
                               ( 1,     2,    0,    0,      1,    0 ),   -- 11
 
                               ( 0,     0,    0,    0,      0,    0 ) ); -- 12      aus



Begin
  ha <= to_bit(wi_hallA);
  hb <= to_bit(wi_hallB);
  hc <= to_bit(wi_hallC);


SensorzustandSetzen: process (clock)

begin  
with bit_vector'(ha ,hb ,hc) select


  Sensorzustand <= To_unsigned( 0,10) when "001",  --Zeile 70
       To_unsigned( 2,10) when "011",
       To_unsigned( 4,10) when "010",
         To_unsigned( 6,10) when "110",
        To_unsigned( 8,10) when "100",
       To_unsigned(10,10) when "101",
       To_unsigned(12,10) when others;
end process;

I_PWMUEn  : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMUEn,
    MotorPwm  => wo_MotorUEn
    );


I_PWMU    : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMU,
    MotorPwm  => wo_MotorU
    );

I_PWMVEn    : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMVEn,
    MotorPwm  => wo_MotorVEn
    );


I_PWMV    : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMV,
    MotorPwm  => wo_MotorV
    );

I_PWMWEn    : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMWEn,
    MotorPwm  => wo_MotorWEn
    );


I_PWMW    : entity work.bldcPWM
  port map(
    clk  => clock,
    startImp  => '0',
    PwmReg     => PWMW,
    MotorPwm  => wo_MotorW
    );



motorbestromung: process (clock)

begin      -- motorzustand setzen


  if (blockkomultation(To_integer(Sensorzustand))(0) = 0) then   -- U En
    PWMUEn <= to_unsigned(0,10);
  elsif(blockkomultation( To_integer(Sensorzustand))(0) = 1) then
    PWMUEn <= to_unsigned(1023,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(0) = 2) then
    PWMUEn <= to_unsigned(PWM,10);
  else
    PWMUEn <= to_unsigned(0,10);  -- falls es mal als irgendwelchen gruenden keine Zahl aus der liste ist. 

  end if;    

  if (blockkomultation(To_integer(Sensorzustand))(1) = 0) then  -- u
    PWMU <= to_unsigned(0,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(1) = 1) then
    PWMU <= to_unsigned(1023,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(1) = 2) then
    PWMU <= to_unsigned(PWM,10);
  else
    PWMU <= to_unsigned(0,10);  -- falls es mal als irgendwelchen gruenden keine Zahl aus der liste ist. 

  end if;  

  if (blockkomultation(To_integer(Sensorzustand))(2) = 0) then  -- V En
    PWMVEn <= to_unsigned(0,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(2) = 1) then
    PWMVEn <= to_unsigned(1023,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(2) = 2) then
    PWMVEn <= to_unsigned(PWM,10);
  else
    PWMVEn <= to_unsigned(0,10);  -- falls es mal als irgendwelchen gruenden keine Zahl aus der liste ist. 

  end if;  

  if (blockkomultation(To_integer(Sensorzustand))(3) = 0) then  -- V 
    PWMV <= to_unsigned(0,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(3) = 1) then
    PWMV <= to_unsigned(1023,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(3) = 2) then
    PWMV <= to_unsigned(PWM,10);
  else
    PWMV <= to_unsigned(0,10);  -- falls es mal als irgendwelchen gruenden keine Zahl aus der liste ist. 

  end if;  

  if (blockkomultation(To_integer(Sensorzustand))(4) = 0) then  -- W En
    PWMWEn <= to_unsigned(0,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(4) = 1) then
    PWMWEn <= to_unsigned(1023,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(4) = 2) then
    PWMWEn <= to_unsigned(PWM,10);
  else
    PWMWEn <= to_unsigned(0,10);  -- falls es mal als irgendwelchen gruenden keine Zahl aus der liste ist. 

  end if;  

  if (blockkomultation(To_integer(Sensorzustand))(5) = 0) then  -- V 
    PWMW <= to_unsigned(0,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(5) = 1) then
    PWMW <= to_unsigned(1023,10);
  elsif(blockkomultation(To_integer(Sensorzustand))(5) = 2) then
    PWMW <= to_unsigned(PWM,10);
  else
    PWMW <= to_unsigned(0,10);  -- falls es mal als irgendwelchen gruenden keine Zahl aus der liste ist. 

  end if;  
      
end process;

end logic_level;

die Felermeldung ist in der markirten Zeile 70 und in der letzten.

** Error: C:/altera/14.1/bldcSorce.vhd(70): Illegal sequential statement.
-- Loarding entity bldcPWM
** Error: C:/altera/14.1/bldcSorce.vhd(196): VHDL Compiler exiting

Lothar M. schrieb:
> Du mußt letztlich nur die Warnungen/Meldungen des
> Compilers lesen.

ich lese sie auch aufmerksam. doch das interprätieren, der nachichten 
erweißt sich als schwirig.

[robert (Gast)]

was ich machen will ist das Signal Sensorzustand bei zwei verschiedenen 
Ereignissen zu verändern.
Ein mal, so wie schon geschieben, bei veränderung der Hallsensoren und 
zum andern 5 Decodertackte nach einer veränderung des Sensorzustandes. 
Hat jemand eine idee wie ich das günstig schreiben kann?

[Ozelot S. (poko)]

Evtl sollte man einmal == anstatt = versuchen.
Mit == vergleicht man etwas mit = setzt man etwas.

[Pat A. (patamat)]

Ozelot S. schrieb:
> Mit == vergleicht man etwas mit = setzt man etwas.

Aber NICHT bei VHDL!
Außerdem wurde das hier schon mal falsch verzapft!


robert schrieb:
> ** Error: C:/altera/14.1/bldcSorce.vhd(70): Illegal sequential
> statement.
> -- Loarding entity bldcPWM

"with ... select" ist ein 'concurrent statement' und damit erst ab 
VHDL-2008 innerhalb von Prozessen zugelassen. Nimm dafür ein 'sequential 
statement' wie "if" oder "case".

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

robert schrieb:
> ** Error: C:/altera/14.1/bldcSorce.vhd(70): Illegal sequential statement.
Du verwendest in einem Prozess eine Zuweisung, die nur 
nebenläufig/concurrent ausserhalb eines Prozesses verwendet werden darf.
Fazit: mach den Prozess dort weg, dann ist dieser Fehler weg.

--SensorzustandSetzen: process (clock)
--begin  
with bit_vector'(ha ,hb ,hc) select
  Sensorzustand <= To_unsigned( 0,10) when "001",  --Zeile 70
       To_unsigned( 2,10) when "011",
       To_unsigned( 4,10) when "010",
         To_unsigned( 6,10) when "110",
        To_unsigned( 8,10) when "100",
       To_unsigned(10,10) when "101",
       To_unsigned(12,10) when others;
--end process;

robert schrieb:
> motorbestromung: process (clock)
Allerdings taucht der clock im ganzen Prozess nicht auf. Fazit: die 
Simulation ist falsch. Sie passt nicht zur erzeugten Hardware. Das 
taucht aber garantiert in den Meldungen auf, und das hatte ich schon vor 
einer Woche mal geschrieben...

> type Motorzustaende is array (0 to 5) of integer;
Wozu für 4 unterschiedliche Werte (=2 Bit) ein uneingeschränkter Integer 
mit 32 Bit?

robert schrieb:
> das Signal Sensorzustand bei zwei verschiedenen Ereignissen zu
> verändern. Ein mal, so wie schon geschieben, bei veränderung der
> Hallsensoren und zum andern 5 Decodertackte nach einer veränderung des
> Sensorzustandes.
Du brauchst einen Zustandsautomaten und/oder einen Zähler.

> Hat jemand eine idee wie ich das günstig schreiben kann?
Zeichne eine Hardware, die das machen würde, auf ein Blatt Papier und 
beschreibe diese Hardware mit VHDL.