Durchgängige Massefläche auf Oberseite

Ellen95 schrieb:
> Wenn ich auf einer Platine eine durchgängige GND Massefläche auf
> Oberseite haben will, wie sage ich der Software, dass es rund um alle
> Bauteilbeinchen, die nicht an GND angeschlossen sind, Platz lässt?

Schon wieder so ein Masseflächenfluter ohne zwingenden technischen 
Grund?
Sofern keine HF- oder High-Speed-Anforderungen zu erfüllen sind, ist das
nur eine Schicki-Micki-Mode.

> Also
> sowas wie negative Lötpunkte. Ansonsten besteht ja die Gefahr, dass
> Bauteilbeinchen das Kupfer berühren.

Pads von Bauteilen werden nur dann mit einer Massefläche verbunden
wenn der Netzname in der Netzliste eine Verbindung hat, z.B. GND.
Man kann einer Kupferfläche für gewöhnlich auch andere Netznamen
zuordnen, z.B. Vdd im Powerplane o.a..
Alle anderen Netznamen, die Signale führen, werden nicht an die
Kupferfläche angeschlossen, sondern nur an Leiterbahnen.
Für die Differenz zu Pads (oder Vias) muss es eine Eintragung im DRC
geben, um den Abstand zu verkleinern oder zu vergrößern.
Man sollte sich aber an die Vorgaben der Hersteller halten, sonst
könnte es sein, dass die die Platine evtl. nicht fertigen können.

Cyborg schrieb:
> Schon wieder so ein Masseflächenfluter ohne zwingenden technischen
> Grund?

Woher willst du Doktor des Durchblicks das denn wissen, Hellseher von 
Beruf?

alle anderen danke schön.

Ellen95 schrieb:
> Woher willst du Doktor des Durchblicks das denn wissen, Hellseher von
> Beruf?

Deswegen ist das ja auch eine Frage und keine konfrontierende
Feststellung. Ne, aber Bedenkenträger und wenn du hier Antworten
willst, würde ich mich an deiner Stelle auch so benehmen.

Gustl B. schrieb:
> die Bauteile
> sitzen mechanisch fester auf der Platine, ...

Wenn die an der Massefläche angeschlossen sind und dann auch nur
die. Die Bauteile, die nur an Leiterbahnen hängen, haben davon nichts.

Ellen95 schrieb:
> Woher willst du Doktor des Durchblicks

Laß mal gut sein.

Diese Sache ist längst geklärt: Masseflächen - und zwar möglichst gut 
durchgängige - sind Stand der Dinge, denn sie haben Vorteile, denen man 
sich nicht verschließen sollte. Eigentlich wissen das alle heutigen 
Layouter.

Sowas war früher durchaus nicht der Fall, aber damals wurden Layouts 
auch noch von Hand mit Tusche oder Abreibesymbolen auf Karton gemacht, 
für THT-Bauteile, oftmals einseitig und mit Lötbrücken. Siehe die 
Leiterplatten in Radios und Fernsehern von vor 30 Jahren. Die Zeiten 
sind vorbei.

W.S.

Das ist keine Modeerscheinung.

Vorteile: Gleichmäßigere Kupferverteilung (Platinen könnten sich im Ofen 
verbiegen wenn unsym.), weniger Kupfer muss weggeätzt werden, 
mechanische Stabilität, bessere Wäremeableitung, ggf. leicht 
abschirmende Wirkung, bei HF Platinen geht es oft gar nicht anders - 
siehe Koplanarleitungen auf allen drei von Gustl gezeigten Beispielen, 
...

Gustl B. schrieb:
> Aber eben
> auch von Profis erstellte Hardware die geflutet

Wobei bei der Fritzbox auf den zweiten Blick zu sehen ist, dass die 
Leute wussten, was sie tun, und nicht einfach hirnlos alles fluten wie 
es hier immer wieder gezeigt wird. Z.B. sind die Ein/Ausgänge NICHT 
geflutet.

Demnächst kommt hier sicher jemand und zeigt mit Stolz sein Layout, bei 
dem der 230V-Teil komplett geflutet ist.

Ausserdem wird generell überhaupt nicht daran gedacht, dass die 
entstehenden Cu-Flächen auch mit GND verbunden sein sollten, Hauptsache, 
alles ist zu. Das weiss schon jeder Profi besser, bloss sieht man das 
nicht auf den ersten Blick.

Georg

Cyborg schrieb:
> wenn du hier Antworten
> willst, würde ich mich an deiner Stelle auch so benehmen.

Ach so läuft das bei dir. Zuhause villeicht, ich bin aber nicht deine 
Frau. Auf deine Antworten verzichte ich liebend gern, reagiere dich 
anderswo ab.

W.S. schrieb:
> Laß mal gut sein.
Ja, hast recht. So ein Macho Gekröle regt mich aber auf. Außerdem war 
das gar nicht meine Frage, manche Kerle können es einfach nicht lassen, 
im Kaffesatz zu lesen, statt eine einfache Frage zu beantworten.

Bitte zurück zum Thema. Es geht nicht um den Sinn von Masseflächen, 
sondern um die Konfiguration der Software ( 
Beitrag "Durchgängige Massefläche auf Oberseite" ). Im speziellen 
darum, wie man der Software sagt, dass sie (im oberen Layer) um die 
Lötpunkte etwas Kupfer wegnimmt. Vielleicht kann das die Software auch 
gar nicht. Ich verwende Sprint-Layout 6.0.

Das geht mit Sprint 6 doch ganz leicht. Unten ist ein Symbol, mit dem du 
jede einzelne Lage Fluten kannst. Den Abstand kannst Du auch gleich 
einstellen (typ. 0.4). Wenn Du einzelne (SMD)Pads mit der Massefläche 
verbinden willst, das Bauteil Auflösen, Gruppierung auflösen und das 
einzelne Pad markieren. Dann den Abstand dieses Pads auf 0 einstellen. 
Benötige das bei Schaltreglerlayouts recht häufig. Bis 4 Lagen für auf 
die Schnelle ist das Program nicht schlecht. Zur besseren 
Übersichtlichkeit beschrifte ich mir jedes IC Beinchen mit 
Funktionsnamen. Das macht das Layout einfacher, wenn man die Funktion 
jedes Netzknotens im Layout sofort sieht.

Ellen95 schrieb:
> Ich verwende Sprint-Layout 6.0

Nun genau DAMIT kann ich nicht helfen, da ich Eagle verwende. Aber 
normalerweise geht das alles so, daß man Kupferflächen durch ein Polygon 
macht, dessen Außenkonturen man so gestalten kann wie man will - man muß 
diesem Polygon dann nur noch den Signalnamen zuweisen, den man haben 
will.

Als nächstes gibt es einen Layer, der etwa so ähnlich wie "TRestrict" 
oder "BRestrict" heißt. Alles was dort drin gezeichnet ist, führt dazu, 
daß die betreffende Fläche beim Fluten ausgespart wird.

Bei den BE-Anschlüssen ist da bereits ab Library eine passende Fläche 
enthalten, so daß BE-Anschlüsse generell freigehalten werden - es sei 
denn, deren Signal stimmt mit dem der Cu-Fläche überein.

W.S.

Christian K. schrieb:
> Das geht mit Sprint 6 doch ganz leicht.

Das Symbol ist die Automasse. Diese führt zu einer Automasse *um die 
Lötaugen und Leiterbahnen* auf demselben Layer. Was ich brauche - sie 
meine Frage - ist eine Fläche auf der anderen Seite, die um die 
Bohrungen zur Vermeidung von Kurzschlüssen durch die Bauteilbeinchen 
etwas Kupfer wegnimmt, aber ansonsten geschlossen ist. So wie eine 
Fläche eben geschlossen ist.

Apropos Bauteilbeinchen : Es geht nicht um SMD (bei SMD gibts keine 
Bohrungen). Villeicht drücke ich mich aber undeutlich aus, dann fragt 
bitte.

Die andere "Seite" ist K2. Einfach einen Punkt unter dem grünen K2 
klicken, damit "schaltest" du auf die Rückseite der Platine. Die Angaben 
in den Feldern für Automasse und den Abständen gelten nun für den mit 
dem Punkt angezeigten Layer. K1 Oberseite, K2 Rückseite, bei aktiviertem 
Multilayer I1 Inneres Layer 1, I2 Inneres Layer 2.

Da meinst die Kupferfläche am "Bohrloch" anschließen. Richtige Seite mit 
schwarzem Punkt auswählen. "Bohrloch" ist das gleiche wie eine 
Durchkontaktierung (neudeutsch Via) anwählen und bei der Automasse 
Freistellungsdistanz 0 eintragen. Dann ist die Durchkontaktierung in der 
Fläche angeschlossen. Ist ja nichts anderes wie ein GND-Via. Einzeln 
geht das natürlich auch mit Leiterbahnen oder Flächen, die Du auf 
Freistellungsdistanz 0 einstellst.

Christian K. schrieb:
> Dann den Abstand dieses Pads auf 0 einstellen.
> Benötige das bei Schaltreglerlayouts recht häufig

Christian K. schrieb:
> die Du auf
> Freistellungsdistanz 0 einstellst.

Erstens missachtet das den Schaltplan (sonst wäre die Verbindung ja 
schon da), und zweitens erzeugt das keine Thermofallen. Das ist das 
Gegenteil einer Profilösung, da kann man auch gleich mit Edding malen.

Georg

Und ein Relais soll.

Georg schrieb:
> Christian K. schrieb:
>> Dann den Abstand dieses Pads auf 0 einstellen.
>> Benötige das bei Schaltreglerlayouts recht häufig
>
> Christian K. schrieb:
>> die Du auf
>> Freistellungsdistanz 0 einstellst.
>
> Erstens missachtet das den Schaltplan (sonst wäre die Verbindung ja
> schon da), und zweitens erzeugt das keine Thermofallen. Das ist das
> Gegenteil einer Profilösung, da kann man auch gleich mit Edding malen.
>
> Georg

Ja Prima, es gibt schaltungstechnische Notwendigkeiten, da sind 
Thermofallen von Übel, den sie erhôhen nicht nur den thermischen 
Widerstand, sondern auch die Induktivität. Der einzige Grund für 
Thermofallen ist die Vermeidung von Tumbstones. Wenn du beide 
Bauelementeseiten auch ohne Thermofallen im IR gleichmäßig erwärmt 
bekommst, sind sie überflüssig. Da der TE kein SMD macht, eh 
überflüssig.

Entschuldige das ich darauf so reagiere aber genau solche 
"Profilayouter" produzieren dann 6 stellige Qualitätsprobleme weil 
unreflektierte Lötdesignvorschriften vor Funktionsicherheit gestellt 
wird.

Bei SPRINT gibts keine Automatische Schaltplananbindung daher kann man 
auch nichts verletzen.

Christian K. schrieb:
> Bei SPRINT gibts keine Automatische Schaltplananbindung

Also doch bloss ein Malprogramm. Da muss man wohl so murksen.

In einer ernshaften Entwicklungsabteilung ist die undokumentierte 
Verbindungsherstellung durch gezielte Änderung von DRC-Regeln ein 
absolutes NoGo. Und deine Hetze gegen Thermofallen geht sowieso völlig 
an der Sache vorbei - ob der GND-anschluss durch eine Thermofalle 
erfolgt oder durch eine Bohrung in der Massefläche kann man natürlich 
einstellen, jedenfalls bei einem ernstzunehmenden Layoutprogramm.

Christian K. schrieb:
> genau solche
> "Profilayouter" produzieren dann 6 stellige Qualitätsprobleme

Mit Beleidigungen beweist du nicht deine Qualifikation. Ist aber nicht 
mein Problem, du kannst ja zusammenmalen was du willst.

Georg

Ein weiteres Problem, das DRC und Netzlistencheck "ernstzunehmender" 
Layoutprogramme erzeugen, ist das Zusammenführen getrennter Massen. Wie 
z.B. Analog und Digital GND an bestimmten Stellen. Da werden dann dünne 
Leitungsstücke als Bauelemente erzeugt, um den Netzlistencheck zufrieden 
zu stellen. Im Layout findet man dann dieses dünne Leitungsstück mit 
seiner hohen Induktivität, statt einer massiven Verbindung z.b. unter 
dem A/D Wandler. Drübermalen geht ja nicht...

Das vorher beschriebene Problem mit den Thermofallen hatte ich vor ein 
paar Wochen bei einem Weltmarktführer. Wenn Du dich beleidigt fühlst so 
tut mir das leid. Der Murks hat mich einige Tage Arbeitszeit gekostet.