Was soll das eigentlich? Gut, ich bin neu bei Quartus Prime, aber das ist einfach schlecht bedienbar. Erstmal dieser Pin Assign Editor der einem nicht alles erlaubt sondern sich auf die Toplevel HDL Datei bezieht, dann muss man selber händisch den Pfad (C:\intelFPGA_lite\17.0\modelsim_ase) zum mitgelieferten Simulator eintragen, dann hat man eine Testbench geschrieben, also vhd Datei - und die wird stur ignoriert. Obwohl man das extra als VHDL Testbench einstellt. Und obwohl man ganz beknackt unter Settings > EDA Tool Settings > Simulation unter NativeLink Settings die Testbench als Datei angibt. Modelsim zeigt weiterhin nur Signale aus dem Toplevel. Ähnlich kompliziert ist bei Xilinx nur einen Bitfile .mcs zu erzeugen wie bei Altera ein .sof aus einem .pof zu machen, sonst macht einfach alles bei Altera einen fürchterlich undurchdachten Eindruck und diesen Eindruck hatte ich bisher eher von Xilinx. Der Texteditor bei Xilinx ist z. B. nicht gut, aber der hier im Quartus? Der reagiert manchmal einfach nicht. Vielleicht weil die Installation neu ist oder wieso auch immer, aber ein Texteditor hat schnell zu sein. Manchmal funktioniert hier nichtmal copy paste. Ich bin enttäuscht und werde bei Xilinx bleiben. Selbst jetzt wo die Simulation läuft finde ich das noch alles sehr umständlich, im VIVADO muss man da sehr viel weniger konfigurieren und anpassen.
:
Bearbeitet durch User
Was habe ich mir im anderen Thread von Dir anhören müssen, wie super schnell es von der Hand geht, zwischen den wesentlichen FPGA-Herstellern, verschiedenen FPGAs, FPGA-Boards und IDE-Versionen hin und her zu wechseln, wenn es um die Anbindung einer xx-Mbyte USB-Anbindung mit Buffer geht. Jeder FPGA-Hersteller hat Vor- und Nachteile, Stärken und Schwächen. Magst Du Dein Board jemandem günstig zur Verfügung, der sich damit befassen möchte? Eventuell C. A. Rotwang...? Oder magst Du der Sache noch eine Chance geben, Du bist eben Xilinx gewohnt? Vielleicht liegt auch irgend eine Inkompatibilität/Fehler/suboptimale Betriebssystemeinstellung vor. Ggf. kommen ja auch noch Hinweise von langjährigen Altera-Spezialisten. Abwarten.
:
Bearbeitet durch User
In dem anderen Thread ging es um etwas komplett unterschiedliches, und zwar um den Unterschied dazwischen ob der USB Stein mit auf dem FPGA Board sitzt oder extern angeschlossen werden muss - und da gibt es für mich aus HDL Sicht keinen Unterschied. Es ist aber immer so, dass wenn man ein neues Board das erste Mal bespielt und alles dafür herrichtet, man eben Arbeit hat. Das hat hier auch genau nichts mit der Hardware zu tun, sondern mit Quartus. Bei Xilinx bin ich schon mehrmals mit dem USB Interface umgezogen von Platine zu Platine. Da mussten natürlich die Pinzuordnungen angepasst werden, aber das HDL konnte 1:1 übernommen werden. Die Hardware behalte ich, war sehr günstig und klar es funktioniert schon alles, aber es macht weniger Spaß wie bei Xilinx. Z. B. bei der Simulation, bei Xilinx gibt es da einen Knopf Restart Simulation oder so ähnlich ... und wenn man da zwischenzeitlich das HDL editiert hat wird das neu übersetzt und korrekt simuliert. Hier im Quartus/Modelsim gibt es auch den Restart Knopf, aber der beachtet Änderungen im HDL nicht, man muss jedes Mal die Simulation schließen und neu öffnen. Mag sein, dass das Anfängerfehler sind und eigentlich alles total schön ist, aber bei Xilinx war das einfacher sich einzuarbeiten. Egal, der Beschleunigungssensor ist jetzt mit SPI angesprochen und gibt Daten aus.
Quartus ist tatsächlich nicht der Weisheit letzter Schluß. Macht aber nix. Zumindest mir nicht. Solange man noch in der "Simulationsphase" ist, gibt es eigentlich keinen vernünftigen Grund, ModelSim zu verlassen. Außer vielleicht, um zwischendurch mal zu probieren, ob die Synthese noch durchläuft (das geht aber mit ein paar Zeilen Skript auch von dort aus). Quartus ist m.E. eigentlich nur ein ziemlich unzulängliches Interface für die sehr gute Altera Scripting-Umgebung. Wenn man mal kapiert hat, wie die funktioniert und welche Dateien man wo mit dem Editor der Wahl ändern muß, ist man so deutlich flotter unterwegs. Die Altera-Toolchain hat (nahezu vollständige) VHDL 2008-Unterstützung (oder geht das in Vivado mittlerweile auch?), ModelSim sieht zwar "weniger modern" aus, ist aber m.E. die bessere IDE.
OK, gut, kann sein, der Weg dorthin ist aber steinig. Mal gucken. Der Beschleunigungssensor gibt zwar Daten aus, also ich kann Register lesen, aber in den Registern in denen die Beschleunigungswerte stehen sollten steht nichts drinnen ... grml
@Gustl Buheitel (-gb-): Was möchtest Du uns nun sagen? Gehe doch mit Lego spielen
Das hab ich schon durch, da war mir die Lernkurve zu steil. Aber ja ich werde weiter mit Vivado spielen das sieht für mich ähnlich mächtig aus und lässt sich gut bedienen.
Vivado ist sehr gewöhnungsbedürftig gegenüber ISE aber reindenken geht schon. Das gleiche ist jetzt mit dem Prime! Ich habe eine Weile kein Altera verwendet und finde, dass sie sich das Leben bei Altera eher schwerer machen, mit solchen Tool-Anpassungen. Kann auch sein, dass es mit der Übernahme zu tun hat. Die haben da wohl neue Ausrichtungen.
Weltbester FPGA-Pongo schrieb im Beitrag #5057041: > Die haben da wohl neue Ausrichtungen. Die wollen, daß Du mit Qsys ahnungslos einfach irgendwas zusammenklicken kannst (den "MegaWizard" gibt's nicht mehr). Ansonsten scheinen die Programmierer die Zeit seit dem letzten Release im Wesentlichen damit verplempert zu haben, überall wo vorher Altera stand, Intel hinzuschreiben.
Kannst Ja das alte Quartus noch noch nutzen. Damit geht noch alles. Zumindest soweit Ich sehe.
Markus F. schrieb: > Ansonsten scheinen die Programmierer die Zeit seit dem letzten Release > im Wesentlichen damit verplempert zu haben, überall wo vorher Altera > stand, Intel hinzuschreiben. So sieht es aus. Weltbester FPGA-Pongo schrieb im Beitrag #5057150: > Zumindest soweit Ich sehe. Richtig geguckt. Naja, irgendwann muss ich doch sowieso das Neue erlernen.
Ehrlich gesagt gefällt mir die neue Oberfläche nicht. Ist nicht wirklich übersichtlicher, als die alte, eher das Gegenteil. Und technisch besser, ist es in keinem Fall. Denen fällt nichts mehr ein. Wahrscheinlich hatten sie nur den Auftrag, es auf Intel look umzubauen! Im FPGA-Forum von Altera wird auch gemosert!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.