Ueberpruefen ob ein std_logic_vector undefiniert ist

Molaka schrieb:
> Nun möchte ich überprüfen ob eins dieser Bytes (egal an welcher Stelle)
> undefiniert ist.
X bedeutet nicht undefiniert, sondern es zeigt eine Kollision an: 
zwei Treiber treiben unterschiedliche dominante Pegel auf das Signal.

Ich hoffe, dir ist klar, dass 7 der Werte von STD_LOGIC in der realen 
Hardware nicht abgefragt werden können. Dort gibt es nur '0' und '1'.

> Wie kann ich das umsetzten?
Für die Simulation oder fürs echte Leben?
Woher könnte dieser undefinierte Wert kommen?

Du hast also einen 64 Bit-Vektor und möchtest wissen, ob ein Bit darin 
undefiniert ist. Was genau meinst du mit "undefiniert"? In std_logic 
gibt es mehrere passende Zustände, z.B. 'U' (unbestimmt), 'X' 
(widersprüchlich) oder 'Z' (floating)?

Im FPGA gibt es solche Zustände übrigens eher nicht, da hast du immer 
'0' oder '1'. Es geht also nur um die Simulation. Da würde vermutlich 
eine Funktion ausreichen, die alle Bits deines Vektors durchgeht.

1

if temp(0) = 'U' or temp(1) = 'U' or ... or temp(63) = 'U' then

2

  -- whatever

3

end if

Das kann man aber sicher auch als Loop formulieren, habe aber die Syntax 
spontan nicht im Kopf. Synthetisierbar ist die Lösung aber nicht.

Molaka schrieb:
> Macht es sinn zu jeder meiner Mailbox vllt noch ein "int" zu speichern
> der angibt wieviele Bytes an Nutzdaten wirklich gespeichert sind... ?

Es könnte durchaus auch Sinn machen, statt der RAMs (darauf wird's ja 
wohl rauslaufen) FIFO's zu verwenden. Da kommt auf der anderen Seite nur 
so viel raus, wie Du auf der einen reingesteckt hast.

Molaka schrieb:
> Woher soll ich wissen, bis wo meine Can-Nachricht geht?
Recht einfach: für jede CAN Nachricht wird in den 4 Bits direkt vor den 
Daten im Protokoll eine Telegrammlänge mitübertragen, der DLC.
https://de.wikipedia.org/wiki/Controller_Area_Network
Und das merkst du dir einfach auch noch...

Molaka schrieb:
> is array (7 downto 0) of
Ein Vorschlag: mach wie der Rest der Welt Arrays aufsteigend. Nur, damit 
du oder dein Nachfolger nicht irgendwann drüber stolperst.
Dass Vektoren absteigend sind, hat seinen Grund in der Bitwertigkeit, 
die von links nach rechts im Vektor abnimmt.

Molaka schrieb:
> also soll ich sobald ich die Can-Nachricht empfangen habe die Nachricht
> speichern und DLC?
Hört sich nach einer Strategie an.

Allerdings frage ich mich, wofür du auf einem FPGA eine Mailbox 
brauchst. Du kannst die nötige Aktion doch nach dem Empfang eines 
Kommandos sofort ausführen. Oder etwa nicht?

Dafür sind FIFOs da. Du brauchst derer zwei, einmal für die 
CAN-SPI-Richtung, einmal für die SPI-CAN-Richtung.

Wenn also auf einer der Schnittstellen eine Nachricht reinkommt, tust du 
die in den entsprechenden FIFO. Parallel dazu entnimmst du aus dem FIFO 
jeweils eine Nachricht und triggerst damit einen Zustandsautomaten 
(FSM), arbeitest also die Nachrichten in den FIFOs ab.

Das ist aber nur nötig, wenn der SPI langsamer als der CAN ist. Man 
kann sich also (wie fast immmer) bei geeigneter Wahl der Datenraten 
einiges an Aufwand sparen...