automatische testbenchgenerierung in Quartus Prime

Gast #5068505
Lesenswert?

Hallo,

ich habe sonst immer mit Xilinx ISE gearbeitet und war es da gewohnt, 
dass man zu einer VHDL-Beschreibung eine Testbench erzeugen konnte, die 
automatische das DUT einbindet und die einzelenen Signale erzeugt.
In Quartus habe ich diese Funktion nicht gefunden aber ich vermute, dass 
es sie irgendwo versteckt gibt.
Weiß einer wie das geht?

Danke für jeden Hinweis!
Gast #5068965
Lesenswert?

Thorsten S. schrieb:
> In Notepad++ mit dem VHDL Plugin gehts auch.

Man kann in Quartus übrigens auch Notepad++ als externen Editor nutzen. 
Ich mag den internen nicht wegen Syntax-Highlighting, fehlender 
Autovervollständigung, usw.
Dazu in "Tools" -> "Options" -> "Preferred Text Editor" folgenden Befehl 
angeben:
1
"C:\Program Files (x86)\Notepad++\notepad++.exe" -n%l %f

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren