Ungetaktetes Latch (RS-FlipFlop) in 1-Circuit Package

:D Danke. Da hab ich wohl zu schnell mit der Suche aufgegeben bzw. 
einfach die falschen Suchbegriffe verwendet.

Naja, ein D-FF hat ja eigentlich 'ne Menge Pins, was nicht unbedingt so 
toll ist, wenn's klein sein soll. Aus 2:1 Multiplexern (z.B. 6-Pin 
Single Gate Logik ...1G97 oder ...1G98) lassen auch prima RS-Flipflops 
basteln.

Ich nehme für sowas gerne 74LVC2G14, NC7WZ14 etc.
Die gibt es auch in SC70. Sind z.B. bei TME sehr günstig zu bekommen.

Man braucht halt noch 2 Rs zwischen den Ausgängen und Eingängen sowie 
entweder NPN/NMOS oder Dioden zum Umschalten.

Ich setze normal noch einen 10nF + 470k Pulldown an den einen Eingang 
und bekomme so automatisch einen definierten Zustand beim Einschalten.

Hier mal das Beispiel mit ...1G97 (z.B. 74AUP1G97):
High-aktives "Set" an Eingang B, Low-aktives "Reset" an Eingang A (Y mit 
C verbunden). Bei aktiven Pegeln an beiden Eingängen ist es allerdings 
instabil bzw. schwingt.

Ignori schrieb:
> Wie sieht das in der Simulation aus? Das 'normale' D-FF aus LTSpice
> schwingt bei mir nicht.

Das ist ja auch eine andere Schaltung! Ein RS-FF aus 2 NANDs würde ja 
auch nicht schwingen, weil der Ausgangspegel für beide Gatter stabil und 
statisch als "High" definiert ist, wenn beide Eingänge des FF Low sind. 
Diese Multiplexer-Schaltung ist eben deshalb instabil, weil es mit 
beiden aktiven Eingangspegeln im Prinzip auf einen Inverter hinausläuft, 
dessen Ausgang auf den Eingang zurückgeführt wird, was man sonst ja auch 
zum Aufbau von Oszillatoren verwendet. Das muss man halt wissen und 
prüfen, ob dieser Zustand in der Applikation vorkommen kann und ob die 
Instabilität in dem Fall ggf. Probleme verursachen kann.

Thomas E. schrieb:
> Hier mal das Beispiel mit ...1G97 (z.B. 74AUP1G97):
> High-aktives "Set" an Eingang B, Low-aktives "Reset" an Eingang A (Y mit
> C verbunden).

Mit ...1G57 oder 58 haben beide Eingänge die gleiche Polarität.

Man könnte auch einen ATtiny4 damit programmieren.
Dann kann man auch festlegen, ob ein definierter Power-On Zustand 
ausgegeben werden soll oder der letzte Zustand im EEPROM gemerkt wird.
Und eine Sperrzeit nach dem Power-On definieren, damit die Schaltung 
hochfahren kann.
Oder auch eine Entprellzeit, die der Umschaltpuls minimal anliegen muß.

Ich hab mir jetzt noch eine weitere Schaltung ausgedacht, die den High 
Impedance Zustand eines µC nutzt, wenn er als Eingang konfiguriert wird. 
Von dem µC wird das Reset Signal gegeben. In LTSpice habe ich den 
Wechsel vom µC Pin von der Konfiguration als Ausgang nach Eingang über 
eine Spannungsquelle (V1) mit hohem Innenwiderstand simuliert. Durch ein 
AND Gatter, der über einen Widerstand und Schottky Diode rückgekoppelt 
wird, kann das gewünschte Latching verhalten erreicht werden. V1 wird 
zum Einschalten kurz gepulst und danach als Eingang (hochohmig) 
konfiguriert. Über die Rückkopplung bleibt der obere AND Eingang nun 
HIGH. V2 ist das Signal, das in einem Fehlerfall auslöst. Sobald dieses 
LOW wird, wird über den Pull-Down der obere Eingang am AND Gatter auch 
auf LOW gezogen und bleibt in diesem Zustand bis der µC Pin wieder als 
Ausgang konfiguriert und High gesetzt wird.

So benötigt man nur ein AND-Gate, zwei Widerstände und eine Diode.

Habe ich da vielleicht noch etwas vergessen, bzw. nicht berücksichtigt? 
Vorschläge zur Verbesserung?

Eduard C. schrieb:
> So benötigt man nur ein AND-Gate, zwei Widerstände und eine Diode.

"nur" ist gut! Ok, Du brauchst gegenüber einer "richtigen" 
Digitalschaltung nur einen µC-Pin zum Auslesen und Rücksetzen. Aber der 
Sinn der Diode erschließt sich mir nicht so ganz - würde nicht ein 
simpler Widerstand als Rückkopplung reichen?

Thomas E. schrieb:
> Aber der
> Sinn der Diode erschließt sich mir nicht so ganz

Ohne die Diode würde im Fall eines HIGH vom µC Pin aus der Ausgang des 
AND Gates automatisch auch auf HIGH gehen.

Eduard C. schrieb:
> Ohne die Diode würde im Fall eines HIGH vom µC Pin aus der Ausgang des
> AND Gates automatisch auch auf HIGH gehen.

? Mit Diode aber auch - 1 AND 1 gibt nunmal 1.
Und ist es nicht der Sinn und Zweck von der Ausgabe eines "High" am µC, 
das "Latch" auf High zurückzusetzen?

Ja aber nur in dem Fall, dass auch der zweite Eingang HIGH ist.

Wenn der 2.Eingang low ist, ist der Ausgang des ANDs auch low, da kann 
der µC über 10k auch nix dran ändern!

Eduard C. schrieb im Beitrag #5074158:
> Ja, so soll es sein :)

Eben. Und deshalb sehe ich immer noch nicht den Sinn der anderen 
Bauteile. R2 als einziges extra-Teil zum AND und dem µC mit zw. IN<->OUT 
umschaltbaren IO-Pin sollte doch ausreichen?

Das kann nicht funktionieren.
2M/470k ergibt max 0,9V am Eingang, d.h. Dein AND geht nie auf high.

Wenn Du eh nen MC benutzt, dann kann der das doch gleich mit übernehmen 
und Du brauchst keine extra Schaltung.