Vivado timing loop

Gast #5085627
Hi,

nach der Synthese meines VHDL Designs meldet Vivado eine Warnung: Timing 
Loop found

Ich schlage mich jetzt seit 5 Stunden mit dem Schei**reck rum und mir 
platzt langsam der Geduldsfaden. Ich habe zum wiederholten male 
überprüft das es keinen kombinatorischen Pfad gibt, der zu sich selber 
zurückgespeist wird. Folglich gibt es auch keine Timing Loop!!!

Vivado zeigt mir nichtmal die konkreten Signale, sondern nur eine Entity 
in der Warnung. Wie soll ich da den Fehler finden???
Gast
Eigentlich nichts besonders Komplexes: In meinem Counter Modul hatte ich 
den Ausgang des Adders wieder zum Eingang geschalten. Das war auch nie 
meine Absicht, aber irgendwie hat nach 5h und einem Stresslevel over 
9000 mein Kopf nicht mehr mitgespielt.
Angehängte Dateien:
Gast
Lass das Malen sein und schreibe lieber einen Text. Da muss man die 
Rückkopplungen ausdrücklich mit einer Signalzuweisung eintragen und dann 
passiert das nicht.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 9 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.