Forum: Platinen Falsche Durchkontaktierung auf Zwischenlayer


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Alexander (Gast)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

hätte ein Problem in Eagle. Und zwar habe ich eine vierlagige Platine 
auf der ich einen Stecker platziere. Die Pads (lange Pads) vom Stecker 
passen auf dem TOP und BOTTOM Layer, aber Eagle erzeugt anscheinend 
andere Pads auf meinem GND and VCC Layer (runde Durchkontaktierung). 
(Siehe Anhang)
Durch diese falsche Kontaktierung bekomme ich einen satten Kurzschluss 
auf meiner Platine.

Im Package des Steckers lässt sich im Layer 2 und 3 nichts ändern, weil 
diese gar nicht vorhanden sind. Das heißt Eagle erzeugt auf den zwei 
mittleren Lagen automatisch diese falsche Durchkontaktierung.

Kann man in Eagle da irgendetwas umstellen oder gibt es sonst Abhilfen?

Mfg
Alex

von Lothar M. (lkmiller) (Moderator) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Alexander schrieb:
> aber Eagle erzeugt anscheinend andere Pads auf meinem GND and VCC Layer
> (runde Durchkontaktierung).
Das ist normal. Jeder durchgehende Pin wird auf allen Lagen kontaktiert.

> Durch diese falsche Kontaktierung bekomme ich einen satten Kurzschluss
> auf meiner Platine.
Warum? Normalerweise wird die Fläche dort freigestellt. Was hast du da 
gemacht, dass die Pins kontaktiert werden? Wie hast du die Kupferfläche 
dort erzeugt? Was sagt der DRC dazu?

> Kann man in Eagle da irgendetwas umstellen oder gibt es sonst Abhilfen?
Es bringt nichts, in Eagle dort was umzustellen, denn sogar, wenn in 
einer durchgehenden Kupferfläche nur eine Bohrung drin wäre, würde der 
Pin kontaktiert. Das ist Fertigungstechnik, du musst nur mal in Kupfer 
und als Platinenfertiger denken...

: Bearbeitet durch Moderator
von Mampf F. (mampf) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Alexander schrieb:
> Hallo,
>
> hätte ein Problem in Eagle. Und zwar habe ich eine vierlagige Platine
> auf der ich einen Stecker platziere. Die Pads (lange Pads) vom Stecker
> passen auf dem TOP und BOTTOM Layer, aber Eagle erzeugt anscheinend
> andere Pads auf meinem GND and VCC Layer (runde Durchkontaktierung).
> (Siehe Anhang)
> Durch diese falsche Kontaktierung bekomme ich einen satten Kurzschluss
> auf meiner Platine.

Hast du die die Gerber-Files angeschaut oder woher weißt du das?

Eagle macht zwar die Durchkontaktierung auf allen Layern, schließt sie 
aber niemals an falsche Netze an :)

Ah, was allerdings sein kann ... Eventuell hast du deine GND und VCC 
Polygone nicht neu gerendert, nachdem du den Connector an die Stelle 
geschoben hast und es sieht dann so aus, als wäre da ein Kurzschluss.

Mach mal einen Ratsnest und kuck dir das nochmal an :)

: Bearbeitet durch User
von Christian B. (luckyfu)


Bewertung
0 lesenswert
nicht lesenswert
Es ist fertigungstechnisch zwar möglich auf den Restring in 
durchkontaktierten Bohrungen zu verzichten, aber nur sehr selten auch 
sinnvoll. Vor allem gewinnt man dabei nichts.
Eine vernünftige CAM Abteilung hätte den Fehler jedoch finden und dich 
warnen können. Nichtsdestotrotz solltest du dich mit dem Thema DRC 
einmal vertraut machen, dem fällt so etwas ebenfalls auf und der sollte 
vor der Datenabgabe dringend bemüht werden.

von Falk B. (falk)


Bewertung
1 lesenswert
nicht lesenswert
@Alexander (Gast)

>passen auf dem TOP und BOTTOM Layer, aber Eagle erzeugt anscheinend
>andere Pads auf meinem GND and VCC Layer (runde Durchkontaktierung).
>(Siehe Anhang)
>Durch diese falsche Kontaktierung bekomme ich einen satten Kurzschluss
>auf meiner Platine.

Hehehe, böse Falle. Da bin ich auch reingetappt!

>Im Package des Steckers lässt sich im Layer 2 und 3 nichts ändern, weil
>diese gar nicht vorhanden sind. Das heißt Eagle erzeugt auf den zwei
>mittleren Lagen automatisch diese falsche Durchkontaktierung.

Ja.

>Kann man in Eagle da irgendetwas umstellen oder gibt es sonst Abhilfen?

Ja, es gibt ein ULP, welches in den Zwischenlagen die notwendigen 
Freiflächen einfügt.

make-long-pad-inner-layer.ulp

von Falk B. (falk)


Bewertung
1 lesenswert
nicht lesenswert
@Christian B. (luckyfu)

>Eine vernünftige CAM Abteilung hätte den Fehler jedoch finden und dich
>warnen können.

Das ist gar nicht deren Job.

>Nichtsdestotrotz solltest du dich mit dem Thema DRC
>einmal vertraut machen, dem fällt so etwas ebenfalls auf und der sollte
>vor der Datenabgabe dringend bemüht werden.

Der DRC von Eagle findet diese Fehler nicht, weil da mit Langlöchern und 
Fräsungen getrickst wird.

von Falk B. (falk)


Bewertung
1 lesenswert
nicht lesenswert
@Lothar Miller (lkmiller) (Moderator)

>> Durch diese falsche Kontaktierung bekomme ich einen satten Kurzschluss
>> auf meiner Platine.

>Warum?

Weil in den Langlöchern Fräsungen drin sind, welche den DRC vom Eagle 
etwas austricksen. Die Tricks kommen aber offiziell von CADsoft.

>Normalerweise wird die Fläche dort freigestellt.

Nur bei normalen, runden Pads.

von Alexander (Gast)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Lothar M. schrieb:
> Warum? Normalerweise wird die Fläche dort freigestellt. Was hast du da
> gemacht, dass die Pins kontaktiert werden? Wie hast du die Kupferfläche
> dort erzeugt? Was sagt der DRC dazu?

Du hast recht. Die Fläche wird dort freigestellt. Aber anscheinend nicht 
gleichmäßig freigestellt. Im GND Layer ist die Freistellung kleiner wie 
im VCC-Layer. Verursacht das meinen Kurzschluss?

Den GND-Layer habe ich ganz normal mit einem Poygon erzeugt und dann den 
Namen zugewiesen.

Auf dem VCC-Layer habe ich verschiedene Versorgungspolygone gezogen, 
weil ich unterschiedliche Spannungen auf meiner Platine verwende. Und 
auch den passenden Namen zugewiesen.

von Falk B. (falk)


Bewertung
1 lesenswert
nicht lesenswert
Blende mal den Milling-Layer ein, dann siehst du die Fräsungen der 
Langlöcher und die dadurch verursachten Kurzschlüsse.

von Alexander (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Falk B. schrieb:
> Ja, es gibt ein ULP, welches in den Zwischenlagen die notwendigen
> Freiflächen einfügt.
>
> make-long-pad-inner-layer.ulp

ok dann werde ich diese ULP später ausprobieren. Danke schon mal für die 
vielen Antworten.

Falk B. schrieb:
> Blende mal den Milling-Layer ein, dann siehst du die Fräsungen der
> Langlöcher und die dadurch verursachten Kurzschlüsse.

Wenn ich die ULP anwende, sind dann die Fräsungen in allen Layern 
gleich? Habe ich das richtig verstanden?

von Alexander (Gast)


Angehängte Dateien:

Bewertung
1 lesenswert
nicht lesenswert
Habe jetzt die ULP durchgeführt und das Resultat seht ihr im Anhang. 
Meiner Meinung nach hat es funktioniert.

Was würdet ihr sagen?

Danke für die vielen hilfreichen Antworten!

Beitrag #5089473 wurde von einem Moderator gelöscht.
Beitrag #5089528 wurde von einem Moderator gelöscht.
von Lothar M. (lkmiller) (Moderator) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Alexander schrieb:
> Meiner Meinung nach hat es funktioniert.
Mit mikroskopischen Abständen. Du musst die Kupferfläche nicht bis ans 
technisch machbare an die Pins ran fluten. Beim ersten Fehler auf dem 
ersten Prototypen bist du für größere Abstände dankbar.

> Was würdet ihr sagen?
Ich würde das Polygon um den Stecker herum aussparen.
Wofür ist dort überhaupt eine geflutete Versorgung nötig?

von 6a66 (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Alexander schrieb:
> Was würdet ihr sagen?

Dat is Shyce.
Schon das Bauteil.
Dann auch noch tricksen müssen dass das richtig funktioniert.
Empfehlung: Sofern EAGLE das kann mach ein Polgon Coutout auf VCC und 
GND um den Stecker, dann ist das sauber wech.

rgds

von Michael X. (Firma: vyuxc) (der-michl)


Bewertung
1 lesenswert
nicht lesenswert
6a66 schrieb:

> Empfehlung: Sofern EAGLE das kann mach ein Polgon Coutout auf VCC und
> GND um den Stecker, dann ist das sauber wech.

Ja, nur dann hat er NDK. Der Padstack ist Murks. Selber neu anlegen, und 
wenn es ohne Verrenkungen nicht geht dann das Tool wechseln.

von 6a66 (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Michael X. schrieb:
> Der Padstack ist Murks.

Meine Rede von Oben :)

>Ja, nur dann hat er NDK.
Moment mal. Die Pads lassen, nur das Polygon weiträumig aussparen. Warum 
sollten dann die Pads verschwinden. Klar, wenn er die dann wegfräst sind 
die wech, aber es kommt dann keine weitere Durchkontaktierung hinzu.

Never Mind. Wenn ich Altium da ein Langloch nachträglich reinmache und 
Rule angebe "Freisparen", dann hält der das Kupfer auch wech. Und ich 
sehe dass ich da nachträglich noch eine Bohrung reingesetzt habe.

rgds

von Christian B. (luckyfu)


Bewertung
0 lesenswert
nicht lesenswert
6a66 schrieb:
> Never Mind. Wenn ich Altium

Altium hat ja auch kein Problem mit Langlöchern, Durchkontaktiert oder 
nicht. Ich könnte dort sogar Durchkontaktierte Rechteckige Löcher 
nehmen, wenn jemand sowas mal Stanzen will.
In Eagle geht das nur mit Verrenkungen. Da ich schon ewig nicht mehr 
damit arbeite hab ich daran nicht gedacht, wir haben aber mit genau 
dieser Konstellation auch schon ordentliche Kurzschlüsse generiert.

Bei diesem Stecker könnte man aber auf die Langlöcher auch ganz 
verzichten und entsprechend große Rundlöcher verwenden. Das braucht zwar 
mehr Zinn beim löten aber man erspart sich ne Menge Ärger mit 
irgendwelchen Tricks und Kniffen die man beim übernächsten Redesign 
vergisst und wo man wieder diesen Murks produziert

: Bearbeitet durch User
von Alexander (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo und danke nochmal für die vielen hilfreichen Antworten.

Habe jetzt einfach die Kupferfläche von GND-Layer und VCC-Layer unter 
dem Stecker entfernt (Polygon neu gezogen). Sollte das Problem lösen.

Habe leider keine Möglichkeit auf Altium zu wechseln.

Danke nochmal!

Alex

von 6a66 (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Christian B. schrieb:
> Das braucht zwar
> mehr Zinn beim löten aber man erspart sich ne Menge Ärger mit
> irgendwelchen Tricks und Kniffen die man beim übernächsten Redesign
> vergisst und wo man wieder diesen Murks produziert

YEP !!

Hab gerade jemanden der muss mit EAGLE und hat den Workflow von Kikad im 
Kopf. Der kommt jeden Abend schimpfend wie ein Rohrspatz heim ...

rgds

von Christian B. (luckyfu)


Bewertung
0 lesenswert
nicht lesenswert
p.s: ich bleib dabei: eine gute CAM hätte den Fehler finden und darauf 
hinweisen können. Ich habe z.B. eben nen Anruf bekommen, wo ich gefragt 
wurde, ob die Löcher in der NDK Tabelle nicht doch durchkontaktiert sein 
sollten, da beidseitig angeschlossen. Natürlich ist das nicht Aufgabe 
der CAM, aber es ist ein Service. Fehler war in der Bauteillib. Dort war 
das Loch als non plated definiert, da beidseitig Restring vorhanden war 
habe ich es beim layouten nicht bemerkt. Und da ich hier im speziellen 
einen "Hochstrompfad" hatte der beidseitig das gleiche Layout hat hatte 
auch der DRC nichts dran auszusetzen (Hätte er nämlich, wenn ich solch 
ein ndk Loch als Via mit genutzt hätte.) Spätestens beim Löten wäre es 
dann aufgefallen.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.