ADC läuft instabil

Gast #5092468
Hallo,

ich habe einen ADC vom Typ ADAR7251 auf einem Custom-PCB, das an ein 
kommerzielles FPGA-Board angeschlossen ist.

Prinzipiell funktioniert das System, jedoch steigt der ADC ab und an 
komplett aus. D.h. er liefert keine Daten mehr und lässt sich über SPI 
auch nicht mehr einschalten (das Master-Enable-Bit bleibt 0). Das 
Verhalten tritt sporadisch auf und lässt sich nicht direkt 
reproduzieren.

Ich tippe auf ein EMV-Problem, bin mir aber noch nicht über die genaue 
Ursache sicher. Ein deaktivierter Data-Port (=Serial-Slave) hat keine 
Abhilfe geschaffen. Die SPI-Schnittstelle habe ich schon auf 50kHz 
runter geschraubt..

Etwas skurril, aber ich bilde mir ein, dass sich das Problem bessert, 
wenn ich auf dem PCB den Chip bzw. das Hühnerfutter drumherum mit meinen 
fingern berühre, also dadurch z.B. parasitäre Kapazitäten und 
Widerstände erzeuge...

Hattet ihr ein solches Problem schon einmal? Bzw. wie begibt man sich 
hier am besten auf Fehlersuche?

Viele Grüße
(Firma: matzetronics) #5092511
linear3 schrieb:
> Etwas skurril, aber ich bilde mir ein, dass sich das Problem bessert,

Das kann schon sein. Es wäre möglich, das du ein paar Überschwinger auf 
dem Board dadurch abdämpfst - nicht umsonst legen viele Mainboard 
Hersteller z.B. in schnelle Adress- und Datenleitungen 
Serienwiderstände, um Flanken abzurunden. Auch kleine Kondensatoren im 
pF Bereich können da helfen. Wichtig ist allerdings primär eine saubere 
Versorgung und grosszügige Masseflächen mit definierten Sternpunkten, 
vor allem, weils ein AD Wandler ist.
Gast #5092711
linear3 schrieb:
> Etwas skurril, aber ich bilde mir ein, dass sich das Problem bessert,
> wenn ich auf dem PCB den Chip bzw. das Hühnerfutter drumherum mit meinen
> fingern berühre, also dadurch z.B. parasitäre Kapazitäten und
> Widerstände erzeuge...

Kommt mir bekannt vor, Ursache war, daß mit der falschen Clockflanke 
abgetastet wurde. Die kapazitive Belastung mit dem Finger verzögert 
Clock bzw. Daten, so daß es mal besser mal schlechter mit den Setup bzw 
Holdzeiten passt.

MfG Klaus
Gast #5093122
Vielen Dank für eure Tipps!

Ich konnte das Problem noch etwas eingrenzen.. und zwar scheint die PLL 
nicht sauber zu laufen bzw. rastet sporadisch aus.

Die Versorgungsspannungen sind eigentlich wie im Datenblatt beschrieben 
mit Kapazitäten stabilisiert, jedoch kann man z.B. mit dem Oszi das 
Spektrum der PLL-Frequenz an der Versorgungsspannung sehen!? (bei 
115.2MHz, Pegel ca. -35dBV/50mV S-S).

Ich habe noch etwas mit den Kapazitäten gespielt, also kleinere/größere 
Werte ausprobiert, das hat allerdings noch keine Abhilfe geschaffen...
Gast #5093208
linear3 schrieb:
> und zwar scheint die PLL
> nicht sauber zu laufen bzw. rastet sporadisch aus.

Einer PLL die 'ausrastet' möchte ich unter keinen Umständen begegnen. 
Die sind dann meist unberechenbar....(Es ist Freitag Nachmittag).

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 9 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.