Altium VIA OAR Restring

Hallo,

zu erst, das Kupfer wird aufgalvanisiert nicht aufgedampft.
150µ Bohrung ist heftig (je nach Durchmesser), das sind schon µVIAs.
dein PAD sollte nach deren Beschreibung 150µ + 125µ * 2 sein.

Du kannst ja nicht wissen, wie viel größer die das Loch bohren wollen.

Ich kenne es so, dass immer das Angegeben wird, was der Hersteller 
fordert und du dich nicht um seine Prozesse kümmern musst.

Du kannst ja auch nicht abschätzen, wie viel an Ätzzugabe du hinzufügen 
musst.

Jens

Wühlhase schrieb:
> In Altium wird der Bohrungsdurchmesser angegeben.

Falsch, man gibt bei den Daten immer das an, was man raus bekommen 
möchte. Der Hersteller weiß sonst nicht, welchen Enddurchmesser du haben 
möchtest.
Beispiel:
Es wird ein 300µ Loch definiert dann wird 350µ bis 400µ gebohrt und nach 
dem Duchkontaktieren, Aufkupfern und HAL / Chem, Ni/Au hast du dann 
deine 300µ Loch.

Kurz: Du möchtest ein 300µ Loch und bekommst es (abhängig von 
Tolleranzen).

Wie ich geschrieben habe da spielen noch viele weitere Parameter eine 
Rolle.

Wühlhase schrieb:
> Du kannst in Altium im PCB-Editor äußerst bequem in mm arbeiten. Einfach
> mm anstatt mil eingeben.
Du kannst Altium auch umstellen von mil auf mm (mit Q im PCB)

Wühlhase schrieb:
> (Im Gegensatz zum Schematic-Editor klappt das
> großartig.)
Im Schaltplan klappt das auch, wenn die Lib in mm gezeichnet ist (siehe 
Document Options)

Jens

Hep

https://www.eurocircuits.de/leiterplatten-design-guidelines/#holes

> Mit anderen Worten muß man den OAR um 0.05mm größer wählen somit ergibt
sich ein Via Diameter von 20mil=6mil + 2*5mil(laut Classification) +
4mil(0.1mm)=20mil. Siehe Bild
> Meine Frage ist: Sehe ich das richtig?

Ja, das ist halt das übliche Problem. Im CAD-System wird immer mit 
"finished hole size" gearbeitet während Anforderungen vom 
Boardhersteller sich oft auf den tatsächlichen Bohrerdurchmesser 
beziehen den man aber nachfragen oder schätzen muss. Der 4mil größere 
Bohrer ist ein üblicher Wert. Schade ist nur, dass die PCB Hersteller 
selten dazuschreiben ob sie von FHS(finished hole size) oder von 
DHS(drill hole size) schreiben. Da darf man dann immer raten.
Via mit FHS 6mil und Pad 20mil ist ein Wert mit dem jeder bessere 
PCB-Hersteller eine hohe Ausbeute schafft. Teurere Shops akzeptieren da 
auch 19mil ohne zu murren. Bei 18mil fragen sie schon mal nach ob das 
denn sein muss - sie hätten lieber 19mil. Bei 17mil jammern auch die 
sehr guten(und teuren) Hersteller zu Recht.

Marketing :)
kleinere VIAs hören sich besser an als große.

Finde die VIAs so schon heftig und die Frage ob es so wirklich sein muss 
zumal da die dicke der Leiterplatte eine große Rolle spielt.

Jens D. schrieb:
> Finde die VIAs so schon heftig und die Frage ob es so wirklich sein muss
> zumal da die dicke der Leiterplatte eine große Rolle spielt.

Neben der Gesamtdicke der Leiterplatte kommt es auch auf die zu 
durchbohrende Kupferdicke an. Insbesondere bei Dickkupferleiterplatte 
muss man daher verschiedene Via-Typen definieren, je nachdem, ob sie 
Dickkupfer kontaktieren oder nicht. Natürlich dürfen die anderen Vias 
keine nicht angebundenen Restringen in den Dickkupferschickten besitzen. 
Beim Bohren dicker Kupferschichten treten nämlich zwei Probleme auf; zum 
einen kann sich der Bohrer festfressen und brechen, und zum anderen kann 
er wegdriften.

Bezüglich des galvanischen Durchkontaktierens kommt es vorrangig auf das 
sog. Aspect Ratio an, d.h. das Verhältnis aus Lochdurchmesser zu 
Gesamtdicke der Leiterplatte. Normal ist für durchgebohrte Löcher 
(THT-Pads, Vias) sowie unechte Sacklöcher ein Verhältnis von größer als 
1:8, wobei einige Hersteller nach Absprache sogar 1:10 beherrschen. Bei 
echten Sacklöchern (blind vias) kann man aber nur bis 1:1 oder 1:1,5 
gehen.

Für verdeckte Löcher (buried vias) gelten die obigen Ausführungen 
sinngemäß für jedes Lagenpaket.