Hallo,
ich suche ein Tool um Widerstände von Stromversorgungsleitungen zu
berechnen.
Eingabe:
- Gerber file von einer Lage mit der Leitung. Alternativ: z.B. Eagle
File.
- Kupfer Schichtdicke (z.B. 18um)
- 2 Punkte zwischen denen ich den Widerstand berechnen will
Ausgabe:
- Widerstand = DC Impedanz der Leitung
Die Leiterbahnstrukturen sind recht komplex, teilweise sind es dicke
Polygone, kurz vor dem Zuführen zum IC wird es immer dünner.
Hintergrund des ganzen:
Spannungsversorgung eines SOCs. Hier sind dank enger Toleranzen und
Effekten wie Lasttransienten 25mOhm schon zuviel und ich will vor dem
Design schon sicherstellen, dass alles im Lot ist.
Kennt jemand solch ein Tool, oder hat eine alternative Idee?
Perfekt waere es natürlich, wenn auch Visa mit berücksichtigt werden,
aber ich wäre durchaus erstmal über eine einzelne Lage sehr glücklich.
Gruesse,
Kai
Kai schrieb:> Ausgabe:> - Widerstand = DC Impedanz der Leitung
Es gibt keine "DC-Impedanz". Die Impedanz ist der
Wechselstromwiderstand.
Was möchtest du jetzt wissen?
Den ohmschen Widerstand (DC) oder den Wechselstromwiderstand?
npn schrieb:> Kai schrieb:>> Ausgabe:>> - Widerstand = DC Impedanz der Leitung>> Es gibt keine "DC-Impedanz". Die Impedanz ist der> Wechselstromwiderstand.>> Was möchtest du jetzt wissen?> Den ohmschen Widerstand (DC) oder den Wechselstromwiderstand?
Ich nehme an, daß du den DC-Widerstand suchst.
Dafür ist das "Saturn PCB Toolkit" gut geeignet.
http://www.saturnpcb.com
Kai schrieb:> Lasttransienten 25mOhm schon zuviel und ich will vor dem Design schon> sicherstellen, dass alles im Lot ist.
Da hilft dir aber ein niedriger DC-Widerstand nur bedingt, wenn die
Impedanz zu hoch ist.
Und 25mOhm sollen zu viel sein?!
Um 0,1 Volt Spannungsabfall zu haben müssen schon 4 Ampere fließen...
Ich denke, da macht eher die IMPEDANZ dir einen Strich durch die
Rechnung. Eben weil diese bei Transienten oftmals mehr zu Buche schlägt
als der DC Widerstand.
Wie schon geschrieben ist das kritische bei schnellen Digitalschaltungen
die Impedanz der Zuleitung. Wenn das ganze wirklich so kritisch ist wie
du schreibst (leider hast du das SOC nicht genannt) verwendet man
(mehrere) Lagen separat für die Stromversorgung. Da hat man dann
zusammen mit entsprechenden Abblockkondensatoren eine niederimpedante
Stromversorgung. Der ohmsche Widerstand der Zuleitung ist i.d.R nicht
das große Problem.
Häufig macht der Hersteller des IC konkrete Layoutvorschläge im
Datenblatt, da kann man sich schon mal dran orientieren.
Ich wollte jetzt keine Grundsatzdiskussion aufreissen. Wenn jemand
schonmal probiert hat ein SOC mit 1.2V +-5% auf IC Ball-Level zu
versorgen und alle Effekte wie Lasttransienten, Load und Line
regulation, ... sich angeschaut hat wird mich bestimmt verstehen.
Die Leiterbahnwiderstaende im 2 stelligen mOhm Bereich werden relevant
und gehören in die Gesamtbetrachtung mit rein. Ich habe auch nicht vor
NUR auf die Widerstände zu schauen.
Bei komplexen Leitungszügen ist es nicht mehr einfach von Hand
durchzurechnen.
Das ganze geht dann in eine Gesamtbetrachtung ein, zusammen mit allen
anderen teils genannten Effekten.
SaturnPCB schau ich mir direkt an. Gibt es auch etwas auf Opensource
Basis?
Gruesse,
Kai
Sorry, ich komme aus dem Englischsprachigem Raum. Zumindest bisher wurde
in meiner Umgebung impedance als generelle Bezeigung für rein reelle,
aber auch komplexe Widerstände genutzt.
Hi Kevin,
wie man das ganze optimiert ist mir klar, aber es wäre doch
wünschenswert auch zu wissen, ob es zumindest bei DC im grünen Bereich
ist.
Viele Grüße,
Kai
Hinweis: Die AC Impedanz will ich bewusst nicht berücksichtigen. Mir ist
klar, dass das ganze wichtig ist, allerdings glaube ich nicht daran,
dass sich diese halbwegs korrekt bestimmen lässt ohne genau die
Impedanzen der ICs an sich zu kennen, bzw. gute Ersatzschaltbilder zu
haben und vertraue hier lieber auf Messungen. Zudem wird es bei einem
kompletten Powertree mit zig Bauteilen in dem Versorgungs-netzwerk recht
komplex und S-Parameter oder ähnliches der ganzen Bauteile müssen
vorliegen.
Daher die Strategie erstmal auf DC alles gut hinzubekommen, etwas Marge
zu belassen und den Rest im finalen Design zu optimieren. Ein 2.
Durchlauf ist sowieso geplant.
Kai schrieb:> Die Leiterbahnstrukturen sind recht komplex, teilweise sind es dicke> Polygone
Dafür wird man einen 3D-Fieldsolver brauchen. Direkt Gerber eingeben
geht natürlich nicht, es wird das Kupfer in 3D benötigt und Einspeise-
und Abgabepunkt für den Strom.
Meines Wissens hat IBM sowas. Ist auf jeden Fall ein grösseres Projekt.
Georg
Wenn Geld keine Rolle spielt, dann ist HyperLynx aus dem Mentor Imperium
eine Möglichkeit der Analyse.
Ansonsten sind Power Planes ein gutes Mittel, die Stromversorgung
niederimpedant zu halten. Idealerweise sollten die Vcc und GND Lage so
dicht wie möglich zueinander liegen (<100µm).
> - Kupfer Schichtdicke (z.B. 18um)> - 2 Punkte zwischen denen ich den Widerstand berechnen will> Kennt jemand solch ein Tool, oder hat eine alternative Idee?
Herrn Ω fragen? SCNR
@ Kai (Gast)
>klar, dass das ganze wichtig ist, allerdings glaube ich nicht daran,>dass sich diese halbwegs korrekt bestimmen lässt ohne genau die>Impedanzen der ICs an sich zu kennen, bzw. gute Ersatzschaltbilder zu>haben und vertraue hier lieber auf Messungen.
Dann tu das doch auch im DC Fall. Laß eine Platine herstellen und miß
dort mittels Vierdrahtmessung.
> Zudem wird es bei einem>kompletten Powertree mit zig Bauteilen in dem Versorgungs-netzwerk recht>komplex und S-Parameter oder ähnliches der ganzen Bauteile müssen>vorliegen.
Man kann alles übertreiben. Eine Messung am realen Objekt ist hier
wahrscheinlich deutlich einfacher und ausreichend.
Eine eigene Frage?
Dieser Thread ist über 9 Jahre alt.
Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.
