2 In/1 Out Master/Slave - welches IC?

[Chris (Gast)]

Hallo,

stehe gerade etwas auf dem Schlauch, evtl. kann mir einer weiterhelfen:

Ich habe einen Controllerausgang mit dem ich einen Transistor ansteuere. 
Zusätzlich habe ich noch ein zweites Digitalsignal welches die 
Ansteuerung zurücksetzen kann, also wenn der Transistor durchgeschaltet 
ist und das zweite Signal kommt (Low oder High ist eigentlich egal) soll 
der Transistor abgeschaltet werden. Dann soll dieser erst wieder 
aktiviert werden können wenn das Controllersignal Low und danach wieder 
High wird. Kommt das zweite Signal nicht soll der Controller den 
Transistor sowohl ein- als auch wieder ausschalten können.

Ich dachte das kann ich einfach mit einem D-FlipFlop lösen, aber ich 
komme nicht wirklich auf. Hat jemand ne Idee? Das ganze in der 
Controller-Software abzubilden ist leider keine Möglichkeit.

Viele Grüsse
Chris

[Stefan S. (chiefeinherjar)]

Irgendwie erschließt sich mir noch nicht ganz, was du genau willst.

Könntest du das wohl visualisieren?

Ich würde es wohl mit einem RS-Flipflop mit asynchronem Reset als 
T-FlipFlop aufgebaut realisieren und das zweite Signal zum asynchronen 
Reset führen.

[Chris (Gast)]

Hallo,

ich habs mal als Zeitdigaramm aufskizziert. Der Ausgang soll immer wie 
In1 sein (vom Controller), nur sobald In2 kommt soll der Ausgang auf 0 
gehen und erst wieder bei einer positiven Flanke von In1 soll der 
Ausgang wieder aktiv werden.

Gruss
Chris

[Stefan S. (chiefeinherjar)]

Hmmmmmm. Ich habe da eine Idee mit ein paar Gatter aber wenn ich das 
hier versuche in Prosa zu beschreiben, dann versteht das wohl niemand. 
Und am Handy kann ich gerade keine Schaltung zusammenbauen.

Wenn ich heute Abend daheim bin male ich mal in Logisim etwas zusammen.

Auf jeden Fall würde ich ein XOR-Gatter verwenden und den In 1 direkt 
auf das Gatter führen und In 2 ein FlipFlop setzen lassen und über die 
negative Flanke von In 1 das FlipFlop zurücksetzen lassen. Und den 
Ausgang des Flip-flops auf den zweiten Eingang des Gatters führen.
So als Grundprinzip.

[Stefan F. (Gast)]

                                                   +----------o Out
                                                   |
                                                 |/
In1 o--+--------------------------[===]-----+----|
       |                                    |    |\>
       |     _____                        |/       |
       +----|R   Q|    ___     +--[===]---|        |
            |     |   |   |    |          |\>      |
In2 o-------|S  Q'|---| 1 |o---+            |      |
            |_____|   |___|                 |      |
                                           GND    GND

Das SR-Flipflop baust Du Dir aus zwei NOR Gattern zusammen 
(http://startingelectronics.org/software/VHDL-CPLD-course/tut9-SR-latch/S-R-latch-gates.png).

Für den Inverter kannst du eins der übrigen NOR Gatter verwenden (beide 
Eingänge parallel schalten).

[Marc V. (Firma: Vescomp) (logarithmus)]

Chris schrieb:
> Ich dachte das kann ich einfach mit einem D-FlipFlop lösen, aber ich
> komme nicht wirklich auf. Hat jemand ne Idee? Das ganze in der
> Controller-Software abzubilden ist leider keine Möglichkeit.

 Und warum nicht ?

 Mit Gattern geht es, aber mit uC nicht ?
 Einen Tiny dazwischenzuschalten ist bestimmt einfacher als der ganze
 Zirkus mit TTL.

 Manomanoman...

[Chris (Gast)]

Marc V. schrieb:
> Chris schrieb:
>> Ich dachte das kann ich einfach mit einem D-FlipFlop lösen, aber ich
>> komme nicht wirklich auf. Hat jemand ne Idee? Das ganze in der
>> Controller-Software abzubilden ist leider keine Möglichkeit.
>
>  Und warum nicht ?
>
>  Mit Gattern geht es, aber mit uC nicht ?
>  Einen Tiny dazwischenzuschalten ist bestimmt einfacher als der ganze
>  Zirkus mit TTL.
>
>  Manomanoman...

Ist hald eine Vorgabe, dafür gibts diverse Gründe...

Ich hab jetzt ein D-FlipFlop mit Set/Reset-Eingängen und ein Und-Gatter 
(mit 2 Transistoren als wired-and. Die Eingänge des Und-Gatters sind 
Ausgang FF und In1. Bei einer pos. Flanke von Signal 1 wird das FlipFlop 
immer eingeschaltet und der Ausgang des Und-Gatters ist direkt das 
Signal 1, das Signal kommt also 1:1 durch. Bei einem High-Pegel von 
Signal 2 wird das D-FF mit dem Reset-Pin zurückgesetzt und der Ausgang 
bleibt Low bis das Signal wieder weg ist und eine pos. Flanke das FF 
wieder setzt.

Ist zwar noch nicht getsetet, könnte aber gehen... Danke für die Hilfe!