Altium GND Plane bis Rand für Kanten-Galv.

[Georg (Gast)]

Hallo zusammen,
versuche gerade Altium 17 beizubringen, die beidseitigen GND Flächen bis 
zum Rand zu ziehen, um später die Kanten mit galvanisieren zu lassen. 
Allerdings habe ich immer einen Abstand von 0,2mm. Woran muss ich da 
drehen?
Alle Abstandregeln etc hab ich schon durch, aber an der Platinenkante 
hilft da alles nichts.

Gruss,
Georg

[Andi (Gast)]

Georg schrieb:
> Woran muss ich da drehen?

Im Layerstack Manager den Parameter 'Pullback' auf 0 stellen.

Andi

[Matthias X. (current_user)]

Den Effekt habe ich noch nicht gemerkt, ich lasse aber auch immer 
Abstand zum Rand.
Was helfen könnte: Mein Fertiger will immer die Boardkontur auf 
Mechanical Layer 1 haben. Dort kannst du dann natürlich deine 
Boardkontur genauso 0,2mm kleiner als das Board vom Altium legen und 
schon haben Massefläche und Kontur den gleichen Anfang.

[Georg (Gast)]

im Layer Stack manager kann ich bei den Pullback nichts eingeben. Ideen?


Die Aussenkontour nochmals auf einem Layer zu zeichnen ist nicht 
wirklich eine Option, das sind mehrere Meter Outline die ich berechnen 
und nachpinseln müsste.

[VIA (Gast)]

Georg schrieb:
> Layer Stack manager kann ich bei den Pullback nichts eingeben.


Die Funktion Pullback im Layer Stack Manager ist auch nur für (Power-) 
Planes auf den Innenlagen gedacht. Auf normalen Kupferlagen gibt es 
diese Funktion nicht, daher kannst du dort auch nichts eingeben.


Das ist auf jeden Fall eine Clearance - Rule.

Entweder in den PCB Rules unter "Electrical -> Clearance" oder weiter 
unten bei "Manufacturing -> Board Outline Clearance".

[Georg (Gast)]

VIA schrieb:
> Die Funktion Pullback im Layer Stack Manager ist auch nur für (Power-)
> Planes

Ja, das hatte ich dann in der Doku auch gelesen... Aber Danke

Die Board outline besteht aus der Outline und einer ebenso geformten 
Linie auf dem KeepOut. Der Abstand zur Board Outline ist es nicht, das 
Problem macht die KeepOut Linie  ringsrum. Welche Regel da allerdings 
greift, keine Ahnung...

Wenn ich allerdings bei diesen Linien 'copper' ausnehme, rutscht er bis 
zum Rand. Allerdings rafft der PCB Inspector nicht, dass er alle ändern 
soll, somit müsste ich 287 Objekte händisch ändern.

[Georg (Gast)]

Update, musste erst den DRC laufen lassen, ein Poly rebuild reichte 
nicht. Allerdings funktioniert es nur bei der Board Outline, nicht bei 
Poly Region Board CutOuts

[Purzel H. (hacky)]

Mein Leiterplattenfertiger will zB einen Abstand von 0.5mm von inner and 
outer plane zu Rand...

[Georg (Gast)]

@12x8:  auch bei Kantenmetallisierung? Glaube ich nicht.

Fällt noch jemandem etwas ein, wie ich die Polygone bis zum Rand der 
Cutouts bekomme?

[kollo (Gast)]

Zeichne doch die Kontur 0.2mm kleiner als das Board. Nur die geht ja als 
Gerber an den LP Hersteller.

[Christian B. (luckyfu)]

Ich hab auch schonmal ne Platine mit Kantenmetallisierung gemacht: Die 
Kontur nicht mit dem Keepout layer zeichnen, sondern nur im Mechanical 
layer und die entsprechenden Polygone einfach über den Rand hinausragen 
lassen.

d.h. ich hab die Kontur während des routings im Keepout Layer an, damit 
meine Leiterbahnen nicht über die Stränge schlagen, schiebe sie danach 
weg und platziere die GND Polygone, welche über den Platinenrand ragen. 
Dann noch an die Lötstopplackfreistellung denken, damit auch eine 
Oberflächenversiegelung drauf kann, und fertig. Dabei habe ich auch 
gleich festgelegt, wo die Haltestege und die entsprechenden 
Brechbohrungen sind (Phönix Anbindung, die muss man nicht Nacharbeiten).

Man kann das Sicherlich eleganter mit Clearance rules erledigen. Ich 
würde das heute so machen: Kontur im keepout Layer 0,5mm außerhalb der 
Platine. in den Design rules dann überall 0,8mm clearance einstellen, 
außer für GND. Dort dann 0 oder 0,1mm. Infolgedessen sollte ein 
reproduzierbares Ergebnis erreichbar sein. Die Kontur muss dann in einem 
Mechanical Layer sein. Altium interessiert weder die definierte 
Board-Fläche (Die ist nur für die 2D und 3D Ansicht relevant) noch die 
Mechanischen Layer beim Design rule check. Dort sind nur electrical 
Layers und der Keepout involviert.