Ich hab auch schonmal ne Platine mit Kantenmetallisierung gemacht: Die
Kontur nicht mit dem Keepout layer zeichnen, sondern nur im Mechanical
layer und die entsprechenden Polygone einfach über den Rand hinausragen
lassen.
d.h. ich hab die Kontur während des routings im Keepout Layer an, damit
meine Leiterbahnen nicht über die Stränge schlagen, schiebe sie danach
weg und platziere die GND Polygone, welche über den Platinenrand ragen.
Dann noch an die Lötstopplackfreistellung denken, damit auch eine
Oberflächenversiegelung drauf kann, und fertig. Dabei habe ich auch
gleich festgelegt, wo die Haltestege und die entsprechenden
Brechbohrungen sind (Phönix Anbindung, die muss man nicht Nacharbeiten).
Man kann das Sicherlich eleganter mit Clearance rules erledigen. Ich
würde das heute so machen: Kontur im keepout Layer 0,5mm außerhalb der
Platine. in den Design rules dann überall 0,8mm clearance einstellen,
außer für GND. Dort dann 0 oder 0,1mm. Infolgedessen sollte ein
reproduzierbares Ergebnis erreichbar sein. Die Kontur muss dann in einem
Mechanical Layer sein. Altium interessiert weder die definierte
Board-Fläche (Die ist nur für die 2D und 3D Ansicht relevant) noch die
Mechanischen Layer beim Design rule check. Dort sind nur electrical
Layers und der Keepout involviert.