Hallo! Wieviel Strom darf man dem Lattice LCMXO2280 (FTBGA256) zumuten? Die Angaben im Datenblatt sind für mich (noch) etwas unverständlich: http://www.latticesemi.com/~/media/LatticeSemi/Documents/DataSheets/MachXO23/MachXOFamilyDataSheet.pdf Dort steht als Fußnote auf Seite 31: "The average DC current drawn by I/Os between GND connections, or between the last GND in an I/O Bank and the end of an I/O Bank, as shown in the logic signal connections table shall not exceed n * 8mA. Where n is the number of I/Os between Bank GND connections or between the last GND in a Bank and the end of a Bank." Wer kann mir das verständlich erläutern? Ich würde gerne 7-Segment-Anzeigen direkt ansteuern und wüßte gerne die Grenze, der Strom summiert sich ja doch recht schnell auf.
Gast
#5115499
Ja, da muß man wirklich mehrmals lesen. Ich verstehe das so, das die IOs für 8 mA ausgelegt sind. Da sich auch 12 und 16 mA Treiberstärke parametrieren lassen, sollte man dann jeden dritten oder jeden zweiten Pin nicht mit Strom belasten. Nur so kann man das Mittel von 8 mA pro Pin einhalten. > Ich würde gerne 7-Segment-Anzeigen direkt ansteuern und wüßte gerne die > Grenze, der Strom summiert sich ja doch recht schnell auf. Wieviel ziehen Deine Anzeigen? Willst Du multiplexen? Wieviele Pins benötigst Du für die Anzeigen? Erfahrungsgemäß sind FPGA Pins empfindlicher in der IO-Strombelastung als Arduinos.
Kein Multiplexen, 8 Anzeigen zu je 6 mA pro Segment sind maximal 336 mA, die durch die GND-Leitungen müssen. Im Prinzip wären die 8 mA ja eingehalten, aber bei der Summe krieg ich Bauchschmerzen. Wie ist das mit den GND-Anschlüssen der Bänke gemeint? Wenn's gar nicht geht, muß ich 128 zusätzliche Bauteile verwenden oder doch multiplexen (was ich eigentlich vermeiden wollte). Wäre schade, wenn der FPGA wegen Elektromigration irgendwann verreckt.
Gast
#5115879
Du kannst die Hälfte der LEDs gegen Ground und die andere Hälfte gegen 3,3V schalten. Dann teilt sich der Strom im FPGA zwischen Vcc und GND auf.
F. P. schrieb: > Wenn's gar nicht geht, muß ich 128 zusätzliche Bauteile verwenden oder > doch multiplexen (was ich eigentlich vermeiden wollte). Und wie wärs mit einem Chip der für dich multiplext wie der gute alte max7219 oder einer der vielen, billigeren, Pendants.
Eventuell. Dann müßte ich sehen, daß ich den seriellen Anschluß in den FPGA krieg... Peter schrieb: > Du kannst die Hälfte der LEDs gegen Ground und die andere Hälfte gegen > 3,3V schalten. Dann teilt sich der Strom im FPGA zwischen Vcc und GND > auf. Wegen der gemeinsamen Anodenanschlüsse der Anzeigen wird das leider nix. Vielleicht frage ich mal beim Hersteller nach. Scheint ja doch eine recht komplizierte Angabe mit der Strombelastbarkeit sein...
Gast
#5117654
"Der durchschnittliche Gleichstrom, der von I/Os zwischen GND-Verbindungen fließt (oder zwischen dem letzten GND in einer I/O Bank und dem Ende einer I/O Bank), wie in in der Logik-Signal-Verbindungstabelle gezeigt, darf n * 8 mA nicht überschreiten. Dabei ist n die Anzahl der I/Os zwischen den Bank GND Verbindungen (oder zwischen dem letzten GND in einer Bank und dem Ende einer Bank)." Als wenn zwischen zwei GND-Pins 5 I/Os liegen, darf man dort 5 * 8 = 40 mA ziehen. Oder wenn zwischen den letzen GND bis zum Ende der Bank noch 3 IOs kommen, dürfen dort 3 * 8 = 24 mA drüber gehen. Die Beschreibung passt gut zu TQFP-Bausteinen, weniger zu BGA. F. P. schrieb: > Kein Multiplexen, 8 Anzeigen zu je 6 mA pro Segment sind maximal 336 mA, > die durch die GND-Leitungen müssen. Im Prinzip wären die 8 mA ja > eingehalten, aber bei der Summe krieg ich Bauchschmerzen. Wenn ich richtig gesehen habe, hat Dein Chip 18 GND-Anschlüsse. Ein GND für jede Bank und der Rest zentral. Ich würde versuchen die LED-Segmente gleichmäßig über die Bänke zu verteilen und nicht alles von einer Bank aus anzusteuern. Duke
Angehängte Dateien:
-
LCMXO2280C-FTBGA256.png
(130 KB)
OK, so langsam kommen wir der Sache näher. Danke für Deine Erklärungen! Was ich noch nicht so ganz verstanden habe: "zwischen zwei GND-Pins" Heißt das Luftlinie zwischen den schwarzen GND-Anschlüssen? In der obersten Reihe sehe ich z.B. 7 Pins zwischen zwei GND-Pins. Das würde heißen, 56 mA sind erlaubt? Gilt das für die Summe der Ströme, also wenn ich da nur 2 Anschlüsse genutzt habe, dürfen die jeweils mehr als 8 mA ziehen? Wenn ich sämtliche IO-Pins des FPGA nutze, dürfen alle 8 mA ziehen? Mit den Bänken muß ich sehen, wie ich es am besten verteile. Das "Breakout-Board" hat einige 40-polige Anschlüsse, da wäre es natürlich schön, mit möglichst wenig Steckern auszukommen.
Gast
#5119009
F. P. schrieb: > Heißt das Luftlinie zwischen den schwarzen GND-Anschlüssen? Das würde ich Lattice fragen. Bei ein TQFP wäre mir das klar, aber hier? Duke