Hallo Zusammen, Ich erstelle gerade eine Leiterplatte und frage mich, welche Abmessungen (Lochdurchmesser, Enddurchmesser) sich am besten für thermal Vias eignen? Welcher Abstand zwischen den Vias eignet sich gut und wie viele Vias benötige ich für einen bestimmten Wärmewiderstand? Ich möchte ca 7W über thermal Vias durch ein PCB (6 Layer) loswerden. Das Bauteil selbst hat ca 6mm x 6mm. Ich habe nun unter dem Bauteil ein grosses Polygon angelegt umd die Wärme auf eine grössere Fläche zu verteilen und will die Wärme mit einem Array von 8x8 Vias auf die andere Seite der Platine bringen. Dort habe ich dann einen Kühlkörper der die Wärme abführt. Leider kenne ich die Materialstärke der "Wand" des Vias nicht. Meist werden hier 26um genannt. Wenn ich das Via mit einer Bohrung von 0.4mm annehme und als Hohlzylinder modelliere komme ich auf einen Wärmewiderstand (1.6mm PCB Stärke) von 139K/W für ein Via. Bei 64 Vias in einem Rechteck also 2.2K/W durch das PCB. Kommt mir irgendwie viel zu optimistisch vor. Ist das realistisch oder gibts da Erfahrungswerte? Das nächste Problem: Welchen minimalen Lochabstand muss ich einhalten? Viele PCB Hersteller geben hier einen minimalen Abstand zwischen Bohrlöchern an, aber wird der auch noch erreicht wenn ich ein dicht zusammenliegendes Array von Löchern haben will? Die Stabilität des Materials nimmt ja doch deutlich ab, wenn ich das PCB mit Löchern "durchsiebe".
Einfache Daumenregel: Das Kupfer der Hülse leitet besser als die Luft in der Bohrung.
Neuling schrieb: > komme ich auf einen > Wärmewiderstand (1.6mm PCB Stärke) von 139K/W für ein Via Das ist realistisch, aber nur für die DK-Hülsen der Vias. Übergangswiderstände vom IC zu den Vias und von den Vias auf einen Kühlkörper sind da nicht drin, und sie dürften auch sehr schwer zu berechnen sein. Ich kann dir nur eines empfehlen, wenn die Frage wirklich wichtig ist: mach ein Muster mit Vias wie gedacht und miss selbst welche Temperaturen sich bei welcher Leistung einstellen. Georg
@Neuling (Gast) >Leider kenne ich die Materialstärke der "Wand" des Vias nicht. Meist >werden hier 26um genannt. Wenn ich das Via mit einer Bohrung von 0.4mm >annehme und als Hohlzylinder modelliere komme ich auf einen >Wärmewiderstand (1.6mm PCB Stärke) von 139K/W für ein Via. http://oliverbetz.de/pages/PIM/FormelSammlung#W.C3.A4rmeleitf.C3.A4higkeit Kann sein, da gab es auch mal einen Online-Rechner. http://circuitcalculator.com/wordpress/2006/03/12/pcb-via-calculator/ Wie belastbar die Ergebnisse sind weiß ich nicht. >Das nächste Problem: Welchen minimalen Lochabstand muss ich einhalten? >Viele PCB Hersteller geben hier einen minimalen Abstand zwischen >Bohrlöchern an, aber wird der auch noch erreicht wenn ich ein dicht >zusammenliegendes Array von Löchern haben will? Die Stabilität des >Materials nimmt ja doch deutlich ab, wenn ich das PCB mit Löchern >"durchsiebe". Naja, man sollte es nicht übertreiben. Zwischen den Bohrungen sollten schon um die 0,2-0,3mm Material stehen bleiben.
Angehängte Dateien:
-
Thermal.gif
39 KB
Die Thermal-Vias müssen mindestens den Bohrdurchmesser haben wie ihn auch die restlichen Leitervias haben. Prinzipiell hat eagle user recht mit seiner Aussage. Ich fertige sie auch immer so klein wie möglich und das hat einen Grund, worauf ich diesbezüglich eingehe: Neuling schrieb: > Das nächste Problem: Welchen minimalen Lochabstand muss ich einhalten? > Viele PCB Hersteller geben hier einen minimalen Abstand zwischen > Bohrlöchern an, aber wird der auch noch erreicht wenn ich ein dicht > zusammenliegendes Array von Löchern haben will? Die Stabilität des > Materials nimmt ja doch deutlich ab, wenn ich das PCB mit Löchern > "durchsiebe". Thermal Vias sind nur Sinnvoll bei SMD Bauteilen, welche eine entsprechende Kühlfläche haben. Da diese aber auch angelötet werden muss kann ich nicht via neben Via setzen, denn dann hab ich keinen Platz mehr für die Lötpaste. Nun kann man natürlich das komplette Thermal als Pastenpad definieren. Das wird jedoch sehr oft zu Fehlern führen, da dann das Lötzinn in die Vias verschwindet. Es fehlt dann dort, wo es gebraucht wird. Nun könnte ein kluger Mensch auf die Idee kommen: dann lasse ich die Vias eben Luftdicht verschließen, das kostet kaum mehr. Ja, dann fließt kein Zinn mehr in die Löcher, aber ich habe noch größere Probleme, denn dann hab ich Luft in den Stubs. Diese wird beim Erhitzen im Reflowprozess deutlich mehr Volumen benötigen als auf der Rakelmaschine bei Zimmertemperatur. Die Folge: Das Zinn spritzt regelrecht unter dem IC hervor, bildet dann Kügelchen die unkontrolliert irgendwo anhaften. Eine alternative ist: das "richtige" Via Plugging, wobei das Via nach dem Erstellen der Durchkontaktierung verschlossen wird, die Platine anschließend nochmals in die Galvanik geht und eine glatte, homogene Oberfläche entsteht. Das würde in der Tat funktionieren, ist aber sehr teuer. Ich mache es deshalb so, daß ich die Vias in einem Abstand zueinander positioniere und dazwischen Lötpaste aufbringen lasse. Dadurch habe ich soviel Abstand zum Loch, daß mir die Paste nicht abhaut, ich habe aber genug, das das Bauteil sauber verlötet wird aber auch nicht zu viel, denn sonst würde das Bauteil auf dem Kühlpad schwimmen und am ende die Anschlussbeinchen nicht mehr richtig verlötet werden. Ich hab mal ein Bild angehangen, wie so etwas dann bei mir aussieht.
Danke für den Link Falk, der hat etwas geholfen. Das scheint tatsächlich nicht ganz so furchtbar schlecht zu sein wie ich zunächst befürchtet habe. Dass das Zinn in die Vias fliesst ist mir bewusst, da der Prototyp handgelötet wird sollte das trotzdem gehen.
Neuling schrieb: > Dass das Zinn in die Vias fliesst ist mir bewusst, da der Prototyp > handgelötet wird sollte das trotzdem gehen. Nix ist dir bewusst, denn... Selbst geätzt oder Industriell gefertigt? -Beim erstgenannten hat man keine Dukos(Platierung in den Bohrungen) und daher fließt da auch kein Zinn durch die Bohrung. -Bei letztgenannten, sind die Vias gewöhnlich mit Lötstopplack bedeckt sind (Tending) und daher kann da auch kein Zinn rein fließen. Wer industrielle Platinen ohne Lötstopplack verarbeitet, kann diese Problem bekommen, aber warum sollte man das machen? Dürfte von den Kosten sich kaum bemerkbar machen.
Cerberus schrieb: > -Bei letztgenannten, sind die Vias gewöhnlich mit Lötstopplack > bedeckt sind (Tending) und daher kann da auch kein Zinn rein fließen. Vias innerhalb thermal pads sind grundsätzlich offen, damit Flussmitteldampf abziehen kann. Sonst verrutscht das Bauteil. Lotverluste vermeidet man, indem man die Vias beim Pastendruck ausspart. D.h. die Schablone ist unterhalb des Käfers kariert, und die Vias sitzen in den Stegen zwischen den Löchern.
@ soul eye (souleye) >Lotverluste vermeidet man, indem man die Vias beim Pastendruck ausspart. >D.h. die Schablone ist unterhalb des Käfers kariert, und die Vias sitzen >in den Stegen zwischen den Löchern. Und du denkst, daß sich das Lötzinn daran halten wird, wenn dort keine Begrenzungen mit Lötstoplack sitzen? In gewisser Weise ist der Verlust an Lötzinn durch die VIAs sogar vorteilhaft, denn bei vielen ICs mit Thermal Pad darf/sollte man so oder so nur die Hälfte der Fläche mit Lotpaste bedrucken, weil sonst der IC dort aufschwimmt und die Pins am Rand ggf. unsicher gelötet werden.
Falk B. schrieb: > Und du denkst, daß sich das Lötzinn daran halten wird, wenn dort keine > Begrenzungen mit Lötstoplack sitzen? Dann bist du der Erste, der auf Thermal Flächen die Vias mit Lötstopp trennt. Oder hab ich das falsch verstanden? Sprich: Das Bauteil liegt dann auf dem Lötstopp auf? Das kann ich mir beim besten willen nicht vorstellen, hast du davon ein Foto?
soul e. schrieb: > Vias innerhalb thermal pads sind grundsätzlich offen, damit > Flussmitteldampf abziehen kann. Sagt wer? Cadsoft? > Sonst verrutscht das Bauteil. Was hat eine Via mit einem Bauteil zu tun? Via ist die englische Übersetzung für einen Durchsteiger und der ist erst mal Bauteilpin- neutral, denn bei SMT-Pads gibts keine Duko. Das bei THT ein Pad auch eine Via ist, ist aber im Sprachgebrauch nicht üblich, z.B. Pads-Via. Jeder weiß, dass das Dukos sind. Gewöhnlich werden in CAD-Systemen Pads und Vias schön getrennt gehalten. Hier, unter "Bestückung" wirds auch so beschrieben. https://de.wikipedia.org/wiki/Durchkontaktierung Entweder sind jetzt umgangssprachlich Pads (Bauteil) gemeint oder Vias (kein Bauteil) und das gilt grundsätzlich. Hier mal vereinfacht: Pad Via THT Duko Duko SMT - Duko Ein Thermal macht man aber nicht in der Regel wegen einem Bauteil, sondern wegen einer Kupferfläche, oft auch als Massefläche verbreitet und beim Löten, insbesondere Handlöten ist das berüchtigt, weil sonst so viel Wärme abgeleitet wird, dass das ganze zur Tortur wird. > Lotverluste vermeidet man, indem man die Vias beim Pastendruck ausspart. Vias und Pastendruck in SMT passen nicht zusammen, weil das nur bei Pads verwendet wird. Steht auch in dem verlinkten Wiki. > D.h. die Schablone ist unterhalb des Käfers kariert, und die Vias sitzen > in den Stegen zwischen den Löchern. Dann würde ich bei einem Bauteil die nicht als Vias (auch wenn es technisch welche sind), als solche, sondern die als Pads bezeichnen, so wie in CAD-Systemen üblich.
@ Christian B. (luckyfu) >> Und du denkst, daß sich das Lötzinn daran halten wird, wenn dort keine >> Begrenzungen mit Lötstoplack sitzen? >Dann bist du der Erste, der auf Thermal Flächen die Vias mit Lötstopp >trennt. Glaub ich nicht. > Oder hab ich das falsch verstanden? Sprich: Das Bauteil liegt >dann auf dem Lötstopp auf? Nicht wirklich, denn der ist nur ~10um dick. >Das kann ich mir beim besten willen nicht vorstellen, hast du davon ein >Foto? Nein. Es gibt aber Layouthinweise, wo eben das Thermal Pad mit einem Karomuster bedruckt wird und nicht mit einer Vollfläche.
Cerberus schrieb: > Ein Thermal macht man aber nicht in der Regel wegen einem Bauteil, > sondern wegen einer Kupferfläche, oft auch als Massefläche verbreitet > und beim Löten, insbesondere Handlöten ist das berüchtigt, weil > sonst so viel Wärme abgeleitet wird, dass das ganze zur Tortur wird. Cerberus schrieb: > Vias und Pastendruck in SMT passen nicht zusammen, weil das nur > bei Pads verwendet wird. Steht auch in dem verlinkten Wiki. Wenn man keine Ahnung hat... Den Rest des Satzes kannst du dir bei Dieter Nuhr ansehen / anhören. Falk B. schrieb: > Nicht wirklich, denn der ist nur ~10um dick. Würth Elektronik geht von 5-45µm aus. Auf Leiterzügen immer noch 10-25µm eine ziemlich große Streuung. Falk B. schrieb: > Nein. Es gibt aber Layouthinweise, wo eben das Thermal Pad mit einem > Karomuster bedruckt wird und nicht mit einer Vollfläche. Gib mir dafür doch ein Beispiel. Ich hab sowas noch nie gesehen und will auch weiterlernen. Das interessiert mich einfach, weil ich es mir nicht vorstellen kann, daß sowas gemacht wird.
Bei uns werden Thermal Vias grundsätzlich gepluggt. Reichen Vias nicht mehr aus, dann wird in die PCB ein Loch gebohrt bzw. gestanzt und mit einem Kupferkern verpresst. Man kann die PCB auch mit Alukern verpressen, wer das Geld hat.
@Christian B. (luckyfu) >> Nicht wirklich, denn der ist nur ~10um dick. >Würth Elektronik geht von 5-45µm aus. Auf Leiterzügen immer noch 10-25µm >eine ziemlich große Streuung. Schön, aber ein Pastendruck ist typisch 150um dick. Der IC schwimmt auf dem Lötzinn und sitzt nicht auf der Platine und dem Lötstoplack auf. >> Nein. Es gibt aber Layouthinweise, wo eben das Thermal Pad mit einem >> Karomuster bedruckt wird und nicht mit einer Vollfläche. >Gib mir dafür doch ein Beispiel. Hab ich im Moment keins, frag mal die Google Bildersuche
Falk B. schrieb: > Hab ich im Moment keins, frag mal die Google Bildersuche hab ich gemacht: https://electronics.stackexchange.com/questions/179361/thermal-pads-under-ic-how-to-place-vias-without-soldermask-decoupling-questio kam dabei heraus. Allerdings sprechen die sich auch degegen aus... Tatsächlich steht dort: >TI recommends using solder-mask-defined thermal pads without solder mask >around the thermal vias. Solder going though the holes and causing voids >(not shorts) is said to not be a problem if the via hole diameter is kept >to 0.3mm or less.
Christian B. schrieb: > Wenn man keine Ahnung hat... Christian B. schrieb: > Gib mir dafür doch ein Beispiel. Ich hab sowas noch nie gesehen und will > auch weiterlernen. Das interessiert mich einfach, weil ich es mir nicht > vorstellen kann, daß sowas gemacht wird. Wer so ne dicke Lippe riskiert, darf selber suchen. Wäre ja noch schöner. Christian B. schrieb: > Tatsächlich steht dort: >>TI recommends using solder-mask-defined thermal pads without solder mask >>around the thermal vias. Solder going though the holes and causing voids >>(not shorts) is said to not be a problem if the via hole diameter is kept >>to 0.3mm or less. Roh übersetzt: TI empfiehlt, Lötmasken-definierte thermische Pads ohne Lötmaske um die thermischen Durchkontaktierungen zu verwenden. Lot geht durch die Löcher und verursacht Hohlräume (nicht bei den kurzen) soll kein Problem sein, wenn der Durchgangslochdurchmesser auf 0,3 mm oder weniger gehalten wird. Abstand von 1mm wird vorgeschlagen, und natürlich sollten die Durchgänge keine thermischen Reliefs haben. Das ist wie dort steht, nur ein VORSCHLAG, aber keine allgemein gültige Weisheit. Da hat jeder Konstrukteur seine Freiheiten, dass so oder so zu machen, mit den Vor- und Nachteilen. Ich würde Tending machen.
Angehängte Dateien:
-
IC_EP.png
120 KB
Hallo Ich separiere das Exposed-Pad in kleine Quadrate und dazwischen habe ich meine VIAs für thermische Anbindung und elekt. Verbindung. Zwischen den Quadraten befindet sich Lötstoplack. Dort wo die kleinen Quadrate sind wird Lötpaste aufgedruckt. Siehe Bild Und warum habe ich das so gemacht: Eine thermische Anbindung beim Exposed PAD mit VIAs ist oft notwendig. Die VIAs sollen nicht in der Pastenfläche sein, da sonst die Paste auf die andere PCB-Seite im Reflowprozess fließen kann. Ein Pluggin der VIAs kann entfallen, wenn die VIAs getrennt von den Pasten-Flächen sich befinden und wenn um die VIAs Lötstoplack sich befindet. Die VIAs können auch mit Lötstoplack überdeckt sein. mfg Mike
Cerberus schrieb: > Wer so ne dicke Lippe riskiert, darf selber suchen. Wäre ja noch > schöner. Wer lesen kann...Er hat Falk gemeint und nicht dich.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.