Gast
#5125875
Hallo, das Dokument Xilinx AXI Reference Guide ist leider etwas ungenau. Kann mir jemand bestätigen, dass es sich bei AXI um ein einziges HW-Interface handelt; AXI-full, AXI-Lite und AXI-Stream jedoch verschiedene Protokolle sind, die alle über das gleiche Interface, also mit den gleichen Datenleitungen, gesendet werden? AXI-full, AXI-Lite und AXI-Stream beschreiben also bloß, wie AXI4 genutzt und Daten interpretiert werden. Richtig?