Ich stelle mir gerade die Frage, wie ich eine Net Tie möglichst platzsparend in mein PCB einsetzen kann. Ich möchte zwei Netze, die jeweils auf verschiedenen Layern laufen und ein grosses Polygon haben durch ein Via verbinden. Wie man zwei verschiedenen Netze über ein Net Tie verbindet weiss ich - aber kann man das auch in ein Via integrieren? Als auf verschiedenen Layern des Vias unterschiedliche Netze anschliessen?
Bei funktioniert es wenn ich zwei Multilayer Pads übereinander lege. Muß
natürlich eine Short-Circuit Rule anlegen ( HasFootprint('MyNetTie') to
all; allow shortcircuit ) und ich kann nicht beide Netze auf der
gleichen Lage verbinden weil sonst die Tracks die Clearance Rule
verletzen aber auf Top AGND anschliessen und auf Bottom DGND
funktioniert.
Nur ein Problem noch - durch zwei Pads an der selben Stelle verletzt man
die Hole-Hole Clearance, kann man aber durch eine Rule abstellen.
Gruß Taz
Net Ties sind, soweit ich weiß, da um dasselbe Netz zwischen zwei Pins durchzuschleifen, beispielsweise bei Drahtbrücken oder Sicherungen. Um zwei verschiedene Netze zu verbinden ist es meines Wissens nicht gedacht und Altium meckert zurecht. Ein Würgaround: Einen "Verbinder" ()zwei Pins, ein Stück Leiterbahn) als Footprint erstellen und mit dem beide Netze verbinden. Wenn das Polygon Abstand zum Netz hält, dieses mit den entsprechenden Design-Rules zur Kooperation übereden. Wobei ich allerdings sagen muß, daß mir diese Anforderung mit Verbindung zweier verschiedner Netze eher nach schlampiger Vorbereitung/Umsetzung und nachträglichem zurechtgepfusche klingt. Es sei denn, es handelt sich um die Sternverbindung zweier verschiedener EMV-Zonen.
Wühlhase schrieb: > Net Ties sind, soweit ich weiß, da um dasselbe Netz zwischen zwei Pins > durchzuschleifen, beispielsweise bei Drahtbrücken oder Sicherungen. > > Um zwei verschiedene Netze zu verbinden ist es meines Wissens nicht > gedacht und Altium meckert zurecht. Sorry, ich weiß es anders. Es genau dafür gedacht verschiedene Netze zu verbinden, was sollte es für einen Sinn machen z.B. GND mit zwei Pins zu verbinden ?. NetTies sind für unterschiedliche z.B. GNDs an definierten Stellen zusammen zu führen. Vom Netzteil kommt ein GND und teilt sich dann in GND1,GND2, AnalogGND, DigitalGND, ChassisGND usw. auf. Der obere Fall kliengt nach zwei GND Flächen - z.B. Analog / Digital die platzsparen irgendwo verbunden werden sollen. Hab diesen Support Tip auf Anhieb gefunden https://wiki.ntb.ch/infoportal/_media/hardware_entwicklung/altium_designer/adst_2009-02.pdf PS: In deinem "Würgaround" beschreibt Du ein NetTie
:
Bearbeitet durch User
Taz G. schrieb: > Bei funktioniert es wenn ich zwei Multilayer Pads übereinander lege. Muß > natürlich eine Short-Circuit Rule anlegen ( HasFootprint('MyNetTie') to > all; allow shortcircuit ) und ich kann nicht beide Netze auf der > gleichen Lage verbinden weil sonst die Tracks die Clearance Rule > verletzen aber auf Top AGND anschliessen und auf Bottom DGND > funktioniert. > Nur ein Problem noch - durch zwei Pads an der selben Stelle verletzt man > die Hole-Hole Clearance, kann man aber durch eine Rule abstellen. Das klingt schon sehr nach Gemurkse, sowas wollte ich eigentlich vermeiden. Es geht um einen Leistungskreis mit MOSFETs, bei dem ich Masse des Gatedrives (welche schlussendlich an den Source-Pin des der MOSFETs muss) von den Leistungspfaden trennen will. Die Gate-Masse ist ein Polygon auf einem extra Layer, der Sourcepfad für den Laststrom auch. Insbesondere will ich vermeiden, dass Vias die beiden übereinanderliegenden Planes verbinden - deshalb die verschiedenen Netze welche direkt am Sourceanschluss des Fets über einen Net Tie verbunden werden sollen. Wühlhase schrieb: > Ein Würgaround: Einen "Verbinder" ()zwei Pins, ein Stück Leiterbahn) als > Footprint erstellen und mit dem beide Netze verbinden. Wenn das Polygon > Abstand zum Netz hält, dieses mit den entsprechenden Design-Rules zur > Kooperation übereden. > > Wobei ich allerdings sagen muß, daß mir diese Anforderung mit Verbindung > zweier verschiedner Netze eher nach schlampiger Vorbereitung/Umsetzung > und nachträglichem zurechtgepfusche klingt. Es sei denn, es handelt sich > um die Sternverbindung zweier verschiedener EMV-Zonen. Net Ties sind genau für sowas da. Mein Problem ist, dass ich gleichzeitig den Layer wechseln will und kaum Platz neben dem Via habe. Der Footprint der Net Tie produziert dann Clearance Fehler, da in der Umgebung überall Bauteile von beiden Netzen sind.
@ Herburt (Gast) Herburt schrieb: > Das klingt schon sehr nach Gemurkse, sowas wollte ich eigentlich > vermeiden. ...... > Net Ties sind genau für sowas da. Mein Problem ist, dass ich > gleichzeitig den Layer wechseln will und kaum Platz neben dem Via habe. Ich habe ein NetTie beschrieben mit der entsprechenden DesignRule um dein Platzspar Problem zu lösen. Das ist kein Gemurkse sondern eine mögliche Lösung für dein Problem. Schade das Du es nicht erkennst und ich Dir nicht helfen konnte.
Angehängte Dateien:
-
Net_TIE_Poly.png
34 KB
Hallo Ich habe das "Net Tie" schon erfolgreich bei einem LP-Design einbauen können. Dort ging es gut, weil auf beiden Pads des "Net Ties" Tracks(Leiterbahnen) angehängt sind. Wenn ich aber ein Polygon anhängen möchte bekomme ich auch immer clearance Fehler. Siehe Bild: Das Anhängen mit einem Track funktioniert problemlos. Bei einem Polygon bekomme ich clearance-Fehler. Und ja, natürlich kann man die Fehler ignorieren, bzw. Regeln definieren welche diese Fehler ignorieren. LG Mike
Hi Mike, ich kann deinen Fehler bestätigen. Ich gehe auch immer mit einem Track über das NetTie und dann auf das Polygon daher hatte ich noch nie ein Problem. Hab jetzt erstmals versucht das NetTie direkt mit dem Polygon zu verbinden - funktioniert nicht auch mit Ausnahmeregeln nicht. Das System erzeugt ein Polygon das sofort als Fehler markiert wird, dass ist ein Bug denn die Erzeugung des Polygons sollte den Rules folgen und kann daher nicht sofort fehlerhaft sein. Was funktioniert ist: ohne Ausnahmeregel und händischer Verbindung mit einem Track - wie Du es beschrieben hast. Ich kann nur sagen das in Version 17.1.6 (meiner Meinung nach) ein Bug existiert im Zusammenhang von NetTie, Polygon und Designrule. Die Erzeugung des Polygon scheint nicht 100% prozentig den vorgegebenen Rules zu folgen. PS: betrifft nur bedingt Herburts Problem er kann die Verbindung mit Tracks ja problemlos machen.
Altium bietet soweit ich weiß nur die "Net Tie" Variante, über ein Net Tie Part an. Das löst dein Problem leider nicht so, wie du es dir wünschst (und ich mir). Mehr dazu in der Altium Documentation unter Intentionally Creating Connectivity: https://www.altium.com/documentation/15.1/display/ADES/((Creating+Connectivity))_AD#!CreatingConnectivity-IntentionallyConnectingTwoNets
Auch wenn der Thread schon älter ist (das Problem taucht gewiss bei dem ein oder anderen wieder auf): Eine Möglichkeit gäbe es noch, wie mir gerade einfällt. Die ist zwar etwas kreativ, aber es funktioniert ganz gut. Ich hab das mal benutzt um ein Signal auf jeweils zwei Multichannels aufzuteilen. Erstelle einen Net Tie mit vier Pins. Zwei Pins versteckst du (hide) und weist denen automatisch ein Netz zu (z.b. NetANetBconnect), die beiden anderen Pins nimmst du zum Verbinden der "Außenwelt". Dazu erstellst du noch einen Footprint, diesen baust du aus insgesamt vier Fills (oder Regions, du kannst nur in eines davon Vias reinnageln, ich hab aber vergessen in welches von beiden). Jeweils zwei Fills/Regions ordnest du so an, daß jeweils eine Cu-Fläche entsteht und setzt in alle vier Teilflächen ein Pad. Nun hast du zwei zusammengesetzte Cu-Flächen. Diese verschiebst du auf die passenden Layer, undzwar so, daß die Fills/Regions mit den NetANetBconnect-Netz übereinander liegen. Wenn du diesen Footprint in deiner Platine hast, nimmst du ein Via (oder ein Via Stitch), weist diesem das Netz NetANetBconnect zu und nagelst es durch die die beiden Cu-Flächen deines Net Tie-Footprints. Das liest sich hier etwas aufwendig, dauert in der Praxis aber nur fünf Minuten. Höchstens. Ach, den Beitrag von Taz les ich ja jetzt erst: Taz G. schrieb: > Wühlhase schrieb: >> Net Ties sind, soweit ich weiß, da um dasselbe Netz zwischen zwei Pins >> durchzuschleifen, beispielsweise bei Drahtbrücken oder Sicherungen. >> >> Um zwei verschiedene Netze zu verbinden ist es meines Wissens nicht >> gedacht und Altium meckert zurecht. > > Sorry, ich weiß es anders. Es genau dafür gedacht verschiedene Netze zu > verbinden, was sollte es für einen Sinn machen z.B. GND mit zwei Pins zu > verbinden ?. Ein Sinn wären z.B. Lötbrücken. Vor allem wenn sie nachträglich eingefügt werden.
Wenn Net Ties noch ein Thema sind hier https://github.com/altium-designer-addons/scripts-libraries ist eine Library mit NetTies und PDF Dokumentation (auch mit DesignRules Erklärungen) 'Libs_NetTieLib'. Auf der Seite ganz nach unten scrollen. Im Download ist Alles von der Seite, daher siehe im ZIP File - Folder #Libraries.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.