Tabelle ins RAM/ROM mit Verilog

[Martin O. (ossi-2)]

Derzeit habe ich die folgende Konstruktion:

always @(posedge clk_100) begin
  data2 <= data ;
  address2 <= address ;
  case (address2)
    10'd   0 :  data <= 12'd 4048 ;
    10'd   1 :  data <= 12'd 4047 ;
    10'd   2 :  data <= 12'd 4046 ;
 ....
    10'd1021 :  data <= 12'd 4045 ;
    10'd1022 :  data <= 12'd 4047 ;
    10'd1023 :  data <= 12'd 4048 ;
    default : begin  end
  endcase
  end

Also eine case-Konstruktion (Tabelle) mit 1024 Einträgen.
Quartus synthetisiert das momentan mit jeder Menge LUTs.
Mir wäre lieber, wenn die Tabelle im ROM/RAM landen würde.

Kann man das so formulieren, dass Ram/Rom genommen wird?

[Andreas (Gast)]

Hallo Martin guckst du hier:

http://quartushelp.altera.com/15.0/mergedProjects/hdl/vhdl/vhdl_file_dir_romstyle.htm.htm

Der Trick ist:

attribute romstyle : string;
attribute romstyle of q : signal is “M9K”;

Das hilft dem Synthesizer zu erkennen was du willst.

Viele Grüße

[Martin O. (ossi-2)]

Ich habs mit der Verilog Version:

(* romstyle = "M9K" *) reg [12-1:0] data ;

versucht
http://quartushelp.altera.com/14.1/mergedProjects/hdl/vlog/vlog_file_dir_romstyle.htm

Hat aber nicht geklappt. Vermutlich weil der MAX 10 nicht über 
"TriMatrix memory blocks" verfügt. Weitere Ideen?

[Martin O. (ossi-2)]

module dual_port_rom (
  input [(addr_width-1):0] addr_a, addr_b,
  input clk,
  output reg [(data_width-1):0] q_a, q_b
  );
parameter data_width = 12;
parameter addr_width = 10;
reg [data_width-1:0] rom[2**addr_width-1:0];
initial 
  begin
  $readmemh("romSinTab1.data", rom);
  end
always @ (posedge clk)
begin
q_a <= rom[addr_a];
q_b <= rom[addr_b];
end
endmodule

Ich hab jetzt obiges Beispiel aus dem Quartus Manual genommen.
Im RTL-View wird das als dual-ported-rom umgesetzt, aber nachher
wird das Rom doch durch LUTs realisiert (1024 Werte je 12 Bit).
Ich kapiers nicht wie ich die Umsetzung durch BlockRam erreiche.

Jemand ne Idee

[Markus F. (mfro)]

Martin O. schrieb:
> Ich kapiers nicht wie ich die Umsetzung durch BlockRam erreiche.

Was hast Du denn im Projekt ("Settings->Compiler Settings->Advanced 
Settings (Synthesis)") eingestellt?

Zumindest "Auto ROM Replacement" sollte an sein. Dann gibt's noch 
etliche Einstellungen (entweder mit "ROM" oder "RAM" im Namen), die das 
RAM/ROM inferral beeinflussen.

[Andi (Gast)]

Martin O. schrieb:
> Weitere Ideen?

Erzeug dir ein ROM gewünschter Grösse mit dem IP-Catalog und binde die 
Tabellenwerte mit einer .MIF Datei ein.

Andi

[Martin O. (ossi-2)]

Problem gelöst:
Irgendwie hatte Quartus nicht genau mitbekommen, welches MAX10 Device 
ich verwende. Daraufhin ging Quartus davon aus, dass ich ein "Compact" 
Device habe. Diese können bei der Configuration keine ROM 
Initialisierung. Draufhin hat Quartus konsequenterweise darauf 
verzichtet, ROM-Tabellen zu verwenden.

Jetzt hab ich den Device-Typ offensichtlich richtig eingesstellt und
alle Methoden funktionieren jetzt vollautomatisch mit ROM und 
Initialisierung.

[Martin O. (ossi-2)]

@Andi
Als ich das probiert habe kam endlicch eine Fehlermeldung die auf die 
Configuration hinwies. Das brachte mich auf die richtige Spur.

[Andi (Gast)]

Heisst das, dass die BlockRams der MAX10 Compact Versionen nicht 
initialisiert werden können beim laden der Konfiguration? Das wäre ja 
ein Riesennachteil, da eigentlich nur die SC Typen wirklich günstig 
sind.

Andi

[Martin O. (ossi-2)]

Ich würde Table 3 im MAX-10 Config guide so interpretieren.
(Siehe Anhang)

@Andi
Hast Du Erfahrung mit MAX-10?

[Markus F. (mfro)]

Im MAX10 hast Du doch user flash, aus dem Du lesen kannst?