Wie viele Pins für Datenleitungen hat ein 512x8 Dual-ported RAM Baustein? Und wie viele Adresseingänge hat ein 2048kx16 FiFo? Ich komme mit den Bezeichnungen immer durcheinander und bräuchte da vielleicht kurz Hilfe.
Wie wäre es mit den Angaben mal eine der Datenblatt-Suchmaschinen zu füttern? Da kommen sicher belastbare Ergebnisse raus und dann kann man sich die auch hinlegen falls man es wieder vergisst...
electrics schrieb: > Wie viele Pins für Datenleitungen hat ein 512x8 Dual-ported RAM > Baustein? Und wie viele Adresseingänge hat ein 2048kx16 FiFo? Ich komme > mit den Bezeichnungen immer durcheinander und bräuchte da vielleicht > kurz Hilfe. differential oder single ended? adress und datenbus gemuxed?
Ein FIFO hat überhaupt keine (externen) Adresseingänge. Die Adressen werden intern von der Schreib-Lese-Logik verwaltet.
@ electrics (Gast) >Wie viele Pins für Datenleitungen hat ein 512x8 Dual-ported RAM >Baustein? Wahrscheinlich 9 Adressleitungen und 8 Datenleitungen. 512x8 512 Speicherstellen a 8 Bit Breite. ld(512)=9 > Und wie viele Adresseingänge hat ein 2048kx16 FiFo? Siehe Werner. Gar keine. Dort gibt es nur einen 16 Bit Dateneingang, 16 Bit Datenausgang und RD und WR Signale + ggf. ein paar Flags (empty, half full, full).
Falk B. schrieb: > @ electrics (Gast) > >>Wie viele Pins für Datenleitungen hat ein 512x8 Dual-ported RAM >>Baustein? > > Wahrscheinlich 9 Adressleitungen und 8 Datenleitungen. Psst, Dual-Port , nicht single port ...
Schon mal vielen Dank, was heißt dass 'psst dual port', also ist 9 nicht richtig?
electrics schrieb: > was heißt dass 'psst dual port', also ist 9 nicht > richtig? Naja, wenn ein RAM 'Dual Ported' ist, dann wird er ja nicht nur einen Daten I/O Bus haben, sondern zwei. Das ist ja der Witz am Dual Port. Und es geht nicht um die 9 Adressleitungen, sondern z.B. um die 8 Datenleitungen. Echter Dual Port RAM hat aber zwei Gruppen von Adressleitungen und zwei Daten I/O Busse. Allerdings ist das praktisch nur in alten DSP- und Grafikapplikationen zu finden, macht heute keiner mehr.
Matthias S. schrieb: > Allerdings ist das praktisch nur in alten DSP- und Grafikapplikationen > zu finden, macht heute keiner mehr. Als einzelne DP-Rams Chips mag das stimmen, aber in FPGA's findet man noch häufig Dual Port RAM -strukturen,die beispielsweise als Registerbank konfiguriert werden. Oder mit ein paar countern Drumherum als Fifos,
Schauen wir doch einfach mal bei Farnell: Da sind schon mal die Fifos: http://de.farnell.com/c/halbleiter-ics/speicherbausteine/fifo und verfügbar ist nur der IDT7205L20JG: http://www.farnell.com/datasheets/57883.pdf?_ga=2.187642925.441631941.1506674829-20670474.1451952568 Und der hat einen Datenbus In und einen Datenbus Out, Read, Write und Reset. Dual Port RAM wird schwerer. Fündig wird man z.B. bei Cypress, die zwei volle Daten- und Addressbusse in einem praktischen BGA vereinen: http://www.cypress.com/file/138571/download So richtig was für Hobbybastler :-D
>512x8 Dual-ported RAM Baustein? > Und wie viele Adresseingänge hat ein 2048kx16 FiFo? Ist bei der 2. Zeil das "k" vielleicht zuviel? Mit "k" gibt es das wohl (noch?) nicht. Also nur 2048x16 Beides wären dann "alte" Bauteile, inzwischen gibt es die deutlich grösser. Alles bei IDT und/oder Cypress Ein 64k x 16 Dual-Port Ram gibt es in PLCC84 https://www.idt.com/products/memory-logic/multi-port-memory/asynchronous-dual-port-rams/7008-64k-x-8-dual-port-ram Gruss
Matthias M. schrieb: > Dual Port RAM wird schwerer. Fündig wird man z.B. bei Cypress, die zwei > volle Daten- und Addressbusse in einem praktischen BGA vereinen: > > http://www.cypress.com/file/138571/download Bei dem Geld für mickrig Speicher, kann man auch ernsthaft über einen kleinen FPGA resp. FPGA-modul nachdenken das sich als dual port konfigurieren lässt. Der da hat mindestens 360kbit und kost bei Farnell 22€ http://de.farnell.com/xilinx/xc7a15t-1ftg256c/fpga-artix-7-170-i-o-ftbga-256/dp/2760101
Was spricht gegen einen FIFO wie den AL422B/AL440B zur Synchronisation? Ist ein DRAM-FIFO mit 2 unabhängigen Datenbussen und Takten. Einzige Bedingung ist, dass der Read-Pointer dem Write-Pointer um 128 Speicherstellen/Takte nacheilen muss. http://www.51hei.com/f/AL422B_Data_Sheets.pdf
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.