Forum: FPGA, VHDL & Co. Asynchrone Prozesse - Signale auflisten


von Michi (Gast)


Lesenswert?

Hallo zusammen,

mir geht es nach der Umstellung eines älteren VHDL-Projektes von 
asynchronen Resets auf synchrone Resets in den Prozessen darum, ob alle 
Stellen gefunden wurden.

Daher die Frage an euch Experten: Ist es mit Lattice Diamond bzw. 
Synplify Pro möglich eine Liste mit Signalen zu erhalten, die bei 
asynchronen Prozessen verwendet werden?
Primär ob das Resetsignal noch in irgendwelchen asynchronen Prozessen 
verwendet wird?

Ich freue mich über eure Rückmeldungen :-)

von Charles G. (Firma: Ingenieurbuero Gardiner) (cfgardiner)


Angehängte Dateien:

Lesenswert?

Ja, das geht im Prinzip. Es gibt nur ein Paar Schalter, die gesetzt 
werden muessen.

1) "Map Trace" und ggfs. auch "PAR Trace" sollten aktiviert sein.

2) In der Strategy, sollten auch "Check unconstrained Paths" und "Check 
unconstrained Connections" gesetzt sein.

3) In der Constraints file selber sollten folgendes nicht gesetzt 
sein:
BLOCK RESETPATHS ;
BLOCK ASYNCPATHS ;
BLOCK INTERCLOCKDOMAIN PATHS ;

Nachdem die Schaltung sauber ist, kann man sie wieder setzen.

Die Netze muessten dann im Trace Report unter "Top" gelistet werden.

Ohne es probiert zu haben, vermute ich dass es in Synplify auch tcl 
Befehle wie find_path <from> .... gibt, die das gleiche bewirken.

: Bearbeitet durch User
von Weltbester FPGA-Pongo (Gast)


Lesenswert?

Michi schrieb:
> Primär ob das Resetsignal noch in irgendwelchen asynchronen Prozessen
> verwendet wird?

Es ist eigentlich so, daß die Synthese es bemängelt, wenn ein Signal 
sowhl auf den synchronen, als auch den asynchronen Eingang eines FFs 
arbeitet. Das sollte man nicht per Hand suchen müssen.

Warum wird alles auf synchrone Resets umgestellt?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.