Forum: FPGA, VHDL & Co. Xilinx ISE 10.1.03 PACE verweigert Pin Assignment


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von keinABEL (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

wer sich fragt, wieso ich noch mit der 10er ISE umeinandertu, die haben 
leider den ABEL- Support eingestellt, aber im Lauf der Zeit sind doch 
ein paar recycelbare Module zusammengekommen. Also 10.1.03 mit Updates 
in eine frische WXP-VM eingespielt, neues Design gebastelt.

Soweit OK, aber PACE spielt derzeit nicht mit. Kann es zwar ohne Fehler 
aufrufen, es sind auch alle Signale da, kann sie auch im Design Browser 
anklicken, aber wenn ich sie auf das Package Pins- Fenster rüberziehe, 
kommt das Halteverbotssymbol - auf dem ganzen Fenster, nicht nur bei 
verbotenen Pins.

Das ist ungünstig, weil es so nicht weitergeht. Vom Suchen in der 
Support- Base von Xilinx habe ich auch schon rote Augen. Kann mich 
jemand erlösen? Gegebenenfalls durch Genickschuß, bevorzugt durch ne 
Idee, was das sein könnte.

Danke fürs Lesen.

von C. A. Rotwang (Gast)


Bewertung
0 lesenswert
nicht lesenswert
keinABEL schrieb:

> Soweit OK, aber PACE spielt derzeit nicht mit. Kann es zwar ohne Fehler
> aufrufen, es sind auch alle Signale da, kann sie auch im Design Browser
> anklicken, aber wenn ich sie auf das Package Pins- Fenster rüberziehe,
> kommt das Halteverbotssymbol - auf dem ganzen Fenster, nicht nur bei
> verbotenen Pins.

PACE ist unbrauchbar, das ist mein Fazit. In den späteren Versionen 
wurde es wenigstens etwas stabiler, aber nicht wirklich nutzbar. Besser 
das ucf mit texteditor erstellen.

von keinABEL (Gast)


Bewertung
0 lesenswert
nicht lesenswert
C. A. Rotwang schrieb:
> aber nicht wirklich nutzbar. Besser
> das ucf mit texteditor erstellen.

Jo, genau dazu gibt es grafische Tools. :-(
Hab mit der 14.7 ein ucf zum Spicken angelegt, aber die hat sich auch 
heftig gewehrt. Aber dafür ist man bei Testverzeichnissen mit der 
Löschtaste beherzter. Nach der dritten Neuanlage des ucf und ein paar 
anderen files ging auf einmal alles, auch in meiner 10.1- VM im echten 
Projekt - haben die einen Zufallsgenerator dazu eingebaut?

Insgesamt befällt mich ein grusliges Gefühl, wenn man auf solche Pakete 
angewiesen ist, die mal tun und mal nicht und deren Erratas fetter sind 
als die Doku.

Jedenfalls sind ein paar Sigs auf Pins verteilt, den Rest mache ich 
wirklich im Texteditor. Aber nicht mehr jetzt, für heute hab' ich den 
Kanal voll.

Erstmal Dank an Rotwang, möglicherweise lesen wir einander wieder, wenn 
ich beim Erzeugen des Jedec- Files ausflippe.

von C. A. Rotwang (Gast)


Bewertung
0 lesenswert
nicht lesenswert
keinABEL schrieb:
> C. A. Rotwang schrieb:
>> aber nicht wirklich nutzbar. Besser
>> das ucf mit texteditor erstellen.
>
> Jo, genau dazu gibt es grafische Tools. :-(
> Hab mit der 14.7 ein ucf zum Spicken angelegt, aber die hat sich auch
> heftig gewehrt. Aber dafür ist man bei Testverzeichnissen mit der
> Löschtaste beherzter. Nach der dritten Neuanlage des ucf und ein paar
> anderen files ging auf einmal alles, auch in meiner 10.1- VM im echten
> Projekt - haben die einen Zufallsgenerator dazu eingebaut?

lt. Xilinx-FAE wechselte man das GUI-toolkit und ähnliches öfters, auch 
schien die Linux und die Windows version sich erheblich in punkto 
GUI-Stabilität, Antwortzeiten zu unterscheiden.Ein echter 
Zufallsgenerator ist wohl nicht implementiert, aber die 
Speicherverwaltung verhielt sich ähnlich. Ich hab da mall vor6-9 Jahren 
Xilinx beschrieben, das man nur 5 minuten Kreise mit der Maus ziehen 
muss, damit PACE seine Arbeit einstellt. Das problem scheint also 
weniger bei der eigentlichen FPGA-Tool-engine zu legen, als der GUI oben 
drüber die ja auch noch weitgehend kompatibel zu allen möglichen 
Windows/Linux/X11-Derivaten sein soll.


> Insgesamt befällt mich ein grusliges Gefühl, wenn man auf solche Pakete
> angewiesen ist, die mal tun und mal nicht und deren Erratas fetter sind
> als die Doku.

Ist man nicht, man kann die grafische oberfläche der ISE weitgehend 
links liegen lassen und alles "klassisch" per makefile laufen lassen.
Die "alten" GUI-tools wie fpgaeditor, timingan laufen m.E. sehr 
stabil,impact hat kleine Macken, der project navigator hat schon mehr 
tücken. Aber einzig der relativ spät dem toolpaket hinzugefügte pace war 
lange Zeit ein "Totalverlust".
Einige Entwicklerteams hatten sich deshalb mit Excel Ersatz gestrickt, 
man kann auch das BGA-Pinout gut mit der 2D Matrix einer 
Tabellenkalkulation darstellen, die möglichen Parameter beispielsweise 
IOSTANDARD macht man über Auswahlmenü einstellbar. Abschliessen CSV aus 
Excel gespeichert, perl script drüber laufen lassen -> fertig das ucf.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.