Hallo Heim-Relfow-Bestücker, ich arbeite ganz gerne mit Stencils zum Auftragen der Lötpaste. Ich habe noch keine optimalen Werte für das Stencil gefunden: 1. Wie dick? 2. "Solder paste clearance"? Also wieviel Abstand zum Rand haltet ihr ein? 3. Solder paste Ratio clearance? Also um wieviel % verkleinert ihr das Pad? Vielen Dank für Eure Erfahrungswerte, -Michael
Gast
#5187696
Michael H. schrieb: > Ich habe noch keine optimalen Werte für das Stencil gefunden: Optimale Werte wirst du nie finden. Alleine durch Schwankungen der Pastenkonsistens wirst du immer neben dem Optimum liegen. Was für Probleme hast du denn, dass du mit deinen Werten nicht zufrieden bist?
Für die 100u Schablonen waren die Löcher immer 0,1mm rundum kleiner als das Pad. Bei großen Pads (wie das Tab bei TO252) wurde die Fläche auf die Hälfte oder 1/3 reduziert. Meist als "Fensterkreuz", damit der Rakel besser drüber geht. Für THR wurde das Loch 0,1 größer als Pad gewählt und von Hand nachdosiert. Soweit die Erinnerung...
Hallo Michael, zu 1: 100um (Rastermaß < 0,5mm / Chip-Bauteile 0201) 120um (Rastermaß < 0,65mm / Chip-Bauteile 0402) 150um (Rastermaß > 0,65mm / Chip-Bauteile > 0402) zu 2: immer 1:1, dann kann man die Pastenschablone anpassen zu 3: %-Verkleinerung ist nicht empfohlen. Fast immer verwende ich umlaufende Verkleinerung (10-15um bei 100um-Folie 15-35um bei 120um-Folie 25-50um bei 150um-Folie) bzw. Vergrößerung. Grüße ...
Schablonen aus Edelstahl sind normal ca. 140µm dick. Die Form der Oeffnungen ist in IPC-7525 definiert. Machen Eagle, Kicad usw das nicht automatisch?
120µm ist eine gute Dicke, im Hobby Bereich auch gerne mehr - hier wird in der Regel sowieso lieber zu viel Zinn auf die Lötstellen gebracht :-) 10% Verkleinerung sollten schon sein, für's Hobby gilt: Um so mehr Verkleinerung um so besser lässt sich das positionieren. Wenn die Schablone dann noch etwas dicker ist kann man auch noch mehr verkleinern, kommt dann halt etwas auf die kleinsten/Engsten Pads an damit sich da die Paste noch sauber löst. Im Industriellen Umfeld haben wir Vergleichtests für 0201/0402/0603 Bauteile mit 100µ Schablone gemacht und zwischen 10 und 30% verkleinert. Auch die 30% verkleinerten Löstellen waren noch IPC konform und es gab keine Fehlerhäufung. Es gibt Leute die behaupten das bei Chip-Bauteilen die Lötstelle erst ab 70% Pad/Pastenreduzierung schlecht wird. >>2. "Solder paste clearance"? >>Also wieviel Abstand zum Rand haltet ihr ein? ??Wat meinst Du?? Ungenutzte Schablonenfläche um den letzten Padausbruch oder wie? Nunja, soviel das da die Pastenrolle noch bequem Platz hat bzw. ist das ja eigentlich auch durch die göße des Spannrahmens vorgegeben. Lieber etwas mehr Platz als auf den Tisch kleckern...