Hallo liebes Forum, ich habe hier 2 Boards die quasi identisch sind (selbst geroutet). - Das eine Board ist bestückt mit einem Altera CylconeIV EP4CE15F23C7N - Das andere Board ist bestückt mit einem Altera CycloneIV EP4CE115F23C7N (mehr Logikzellen etc., aber gleiches Footprint) Beide FPGAs sind mit dem selben Flash-Konfigurationsspeicher verbunden (S25FL064P). Für beide FPGAs habe ich nun identische *jic-Files erstellt. Identisch heißt in diesem Fall das die implementierte Logik exakt die gleiche ist, allerdings das Pin-Assignment und die Kompilierung jeweils an die unterschiedlichen FPGAs angepasst wurde. Beide Files sind 8Mbyte groß. Wenn ich nun Board-1 (EP4CE15F23C7N) mit dem entsprechenden 1.jic-File über JTAG programmiere (über den Programmer von QuartusII), dauert das ganze ca. 6 sek. Programmiere ich jetzt das 2.jic-File über JTAG auf Board-2 (EP4CE115F23C7N), dauert das ganze ca. 25 sek. => Also 4x länger! Die "ERASE"-Funktion benötigt auch unterschiedlich lange, allerdings ist hier der Unterschied nicht so dramatisch (Board-1=ca. 35 sek.; Board-2=ca. 40 sek.) Rein interessehalber: Warum gibt es hier unterschiedliche "Lauf"-Zeiten? Danke! full well
Die wirkliche Länge des Bit Files ist abhängig von der Anzahl der Logik Elemente. Das Design spielt das erst mal keine Rolle. Ich nehme an, dass die Files genau 8MB groß sind weil eben dein Speicher 64MBit groß ist. Bei dem kleineren FPGA werden da am Ende alles 0xFF drin stehen. Der Flash braucht dann nicht so lange zum Programmieren der Pages, bissl "schlau" ist der auch. Beim großen FPGA sind anscheinend mehr Bytes wirklich belegt. Ist bei Xilinx ähnlich, aber die Flash Files sind je nach FPGA Größe unterschiedlich groß. Wenn du die Kompression (sofern möglich) aktivierst, werden die wirklichen Bit Files eventuell annähernd gleich groß. Jedenfalls klappt das bei Xilinx so.
Danke!
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.