10 Gig Pattern-Generator

FPGA B. OP #5196240 
Hallo,

benutze 10 Gig IP core von Xilinx in RX mode in eine Design. Jetzt will 
ich auch in TX mode einige Daten schicken und dafür vorhandene Interface 
ist:
tx_axis_aresetn => '1',
tx_axis_tdata => (others => '0'),
tx_axis_tvalid => '0',
tx_axis_tlast => '0',
tx_axis_tkeep => (others => '0'),
tx_axis_tready => open,

habe Pattern Geneartor von open Example Design der MAC genommen und 
Daten geschickt und schau ich auch einige Daten über Wireshark(Siehe 
Anhang).

Jetzt verstehe ich nicht wo genau soll ich die Pattern Generator 
modifizieren um eignenen Daten(IGMP Packet) zu schicken.

Pattern Geneartor siehe Anhang
[MOD: musste wegen expliziter Urheberrechte gelöscht werden]

Hat jemand einen Vorschlag?

P.S. IGMP packet sieht so aus:
type lut is array (0 to 5) of std_logic_vector(63 downto 0);
signal IGMP_packet :lut:=(x"01005e0000fe90e2", x"bab66c1508004600", 
x"00200c5b00000102", x"9ae5a9fef29fe000", x"00f9940400001600", 
x"0904e00000f90000");
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Lothar M. Moderator (Firma: Titel) Persönliche Seite #5196248 
FPGA B. schrieb im Beitrag #5196240:
> Pattern Geneartor sieht so aus:
> ..... seitenlanger Quelltext ....
> Hat jemand einen Vorschlag?
Ja. Lies die Bedienungsanleitung, die über jeder Eingabebox steht:
1. Wenn Verilog-Code, dann mit den [c] oder den [code] Tags.
2. Wenn langer Quellcode, dann als Anhang.

Ich habe das jetzt mal für dich gemacht. Das nächste Mal dann bitte 
selber...
Angehängte Dateien:
Antwort Zitieren Bearbeiten Löschen Melden Danke
Andreas S. (Firma: Schweigstill IT) Persönliche Seite #5196267 
Durch die Veröffentlichung des Quellcodes pattgen.v verstößt Du gegen 
das Urheberrecht von Xilinx und die ggf. getroffenen 
Vertraulichkeitsvereinbarungen. Auch wenn dieser Quellcode schon an 
tausend anderen Stellen im Internet aufgetaucht ist und damit 
höchstwahrscheinlich nicht mehr als vertraulich anzusehen ist, räumt 
Xilinx ja ausdrücklich keine weiteren Rechte ein: "This disclaimer is 
not a license and does not grant any rights to the materials distributed 
herewith."
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 9 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.