High Speed ADC, Datasheet Probleme

[Marc H. (marc_h616)]

Hallo ich hätte die Frage ob mir jemand bei dem Datasheet des High Speed 
ADCs AD9211 helfen könnte (habe bis jetzt nur mit normalen ADCs zu tun 
gehabt). (Blockdiagramm bei den Bildern)

Was ich bis jetzt rausgelesen habe ist, dass :
--die Versorgung 1.8 V beträgt
--die digitalen Outputs LVDS kompatibel sind
--ein output clk vorhanden ist
--eine differentielle clk für die verwendung benötigt wird


Meine Fragen auf die ich nicht komme wären diese:
woher weiß ich, was für einen Takt die differentielle clk benötigt?
weil es steht zwar "high performance, 300msps with a 70 MHz input" 
jedoch sehe ich bei den Switching specifications  CLK+ Pulse Width High 
typically  2.5 -1.7 ns und bei Pulse width Low typically das gleiche 
(Bild Switchingproperties) was nicht 70MHz wären.


Bei den Pinbelegungen (Bild Pins):
Auf dem Bild Pins1... Pin NR. 31, warum soll ich da einen 10k Ohm R zu 
ground anbringen? Weil ich denke über den wird der gesamte ADC mit Bias 
ströme versorgt (Notwendige DC Ströme, von dem her was ich weiß), warum 
steht dahinter aber dann Nominally 0.5 V.


Bei den Outputs (Bild Pins2) sehe ich, dass ich je nach Bit einen True 
und einen Complement Output habe was für die LVDS Outputs spricht.
Was aber sind Pin 21 und 22? (Overrante Outputs) ??

Ich wäre sehr dankbar, wenn man mir zumindest einige Fragen beantworten 
könnte, Lg Marc

[Achim S. (Gast)]

Marc H. schrieb:
> weil es steht zwar "high performance, 300msps with a 70 MHz input"

70MHz input bezieht sich auf das analoge Eingangssignal, für einen 70MHz 
Sinus (als Testbedingung) ist ein SNR spezifiziert.

Marc H. schrieb:
> woher weiß ich, was für einen Takt die differentielle clk benötigt

Die Obergrenze aus den von dir gezeigten minimalen Schaltzeiten der CLK. 
Die Untergrenze aus der Minimum Conversion Rate (der Clk muss so schnell 
sein, dass du mindestens 40MS/s raustaktest)

Marc H. schrieb:
> Auf dem Bild Pins1... Pin NR. 31, warum soll ich da einen 10k Ohm R zu
> ground anbringen?

Damit der ADC seine internen Stromquellen richtig einstellen kann.

Marc H. schrieb:
> warum
> steht dahinter aber dann Nominally 0.5 V.

Weil der ADC im Normalbetrieb dann 0,5V an dem Widerstand einstellt. 
(Dann passt sein Bias-Strom)

Marc H. schrieb:
> Was aber sind Pin 21 und 22? (Overrante Outputs) ??

Overrange, nicht overrante. Das ist ein LVDS-Ausgang der anzeigt, dass 
der Messbereich überschritten wurde.

[HildeK (Gast)]

Marc H. schrieb:
> woher weiß ich, was für einen Takt die differentielle clk benötigt?

Es gibt den -200, den -250 und den -300. Das kennzeichnet die maximalen 
Taktfrequenz. Die minimale, wie schon gesagt, ist 40MHz.
Du wählst dann die Taktfrequenz, die für dein Eingangssignal das 
Nyquistkriterium erfüllt und innerhalb der o.g. Range bleibt.

BTW: tolles Teil: 700 MHz full power analog bandwidth!