Forum: FPGA, VHDL & Co. Eingangswiderstand beim Artix7


von Franz Peter Zantis (Gast)


Lesenswert?

Liebe FPGA-Experten,

ich verwende einen Artix7 FPGA. Ein Eingang ist als Triggereingang 
vorgesehen. Ich habe den betreffenden Pin im VHDL-Code als Eingang 
definiert und auch in der "Constraints"-Liste. Wenn ich allerdings von 
einem Pulsgenerator mit 50-Ohm-Ausgang einen Puls auf diesen Eingangspin 
gebe, dann sackt die Spannung des Pulses auf ca. 50% zusammen. Ich bin 
davon ausgegangen, dass die Eingangspins des FPGA hochohmig sind - sind 
sie das nicht? Hat vielleicht jemand Erfahrung mit diesem Phänomen?

Viele Grüße
Franz Peter Zantis

von Thomas (Gast)


Lesenswert?

Misst du mit dem Oszi und hast dort den Eingangswiderstand evtl. auch 
auf 50Ohm eingestellt? Wenn ja, ist das normal.
Der Eingang vom Oszi muss auf hochohmig eingestellt werden (Meist 1Meg 
oder so).

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Franz Peter Zantis schrieb:
> Wenn ich allerdings von einem Pulsgenerator mit 50-Ohm-Ausgang einen
> Puls auf diesen Eingangspin gebe, dann sackt die Spannung des Pulses auf
> ca. 50% zusammen.
Und wie hast du das festgestellt?
Hast du den Puls mit dem Oszi mal mit und mal ohne FPGA gemessen?

> Ich bin davon ausgegangen, dass die Eingangspins des FPGA hochohmig sind
Diese Annahme ist korrekt.

> Hat vielleicht jemand Erfahrung mit diesem Phänomen?
Hört sich an, wie wenn das mit dem Eingang nicht so recht geklappt hat 
oder da was anderes am Pin mit dranhängt...

von Daniel__m (Gast)


Lesenswert?

hi,

evtl. Terminierung im Artix aktiv?

von Franz Peter Zantis (Gast)


Lesenswert?

Schon mal vielen Dank für die vielen Rückmeldungen.
Ich messe mit dem Oszilloskop (Eingangswiderstand 1 MOhm).
Sobald die den Generator (Ausgangswiderstand 50 Ohm) mit dem Pin des 
FPGA verbinde sackt die Amplitude des Pulses von 1,8V (den der Generator 
abgibt) auf etwas weniger als 1V zusammen.

@Daniel__m: das klingt interessant! Ich habe mir daraufhin die 
"Constraints"-Liste nochmals angeschaut. Bei 'Pull Type' steht überall 
"NONE". Bei 'Off-Chip Termination' steht bei den Eingängen NONE und bei 
den Ausgängen FP_VTT_50. In der Spalte 'IN_TERM' kann man nichts 
auswählen. Was FP_VTT_50 bedeutet weiß ist nicht - aber es betrifft auch 
nur die Ausgänge - nicht die Eingänge.....

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Franz Peter Zantis schrieb:
> Sobald die den Generator (Ausgangswiderstand 50 Ohm) mit dem Pin des
> FPGA verbinde sackt die Amplitude des Pulses von 1,8V (den der Generator
> abgibt) auf etwas weniger als 1V zusammen.
Du verbindest den Generator direkt mit dem Pin? Wie das, den gibts doch 
nur im BGA-Gehäuse...

Hast du mal einfach im ausgeschalteten Zustand den Widerstand vom 
Pin-Anschluss gegen Masse gemessen?

> ich verwende einen Artix7 FPGA.
Auf einem selbsentwickelten Board? Oder auf einem EVAL-Board?
Falls zweiteres: Welches?

von Franz Peter Zantis (Gast)


Lesenswert?

Im ausgeschalteten Zustand messe ich 105,8kOhm.

Ich verwende das Board TE0725LP-01 von der Firma Trenz.

Der verwendete Pin ist B35_L12_P (Bank 35). In Vivado: E3. Auf dem 
Tenz-Board: Leiste J1, Pin 12. Aus den Unterlagen von Trenz kann man 
sehen, dass dieser Pin des FPGA (und die meisten anderen auch) direkt 
mit Pin12 der Leiste J1 verbunden ist.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Franz Peter Zantis schrieb:
> Im ausgeschalteten Zustand messe ich 105,8kOhm.
Belaste doch einfach mal den 50 Ohm Ausgang des Generators mit einem 50 
Ohm Widerstand. Dann müsste sich die Amplitude halbieren...

von hm (Gast)


Lesenswert?

So ein paar mehr Details wären da ja schon hilfreich, z.B.

Genauer Messaufbau - Kabellängen, Flankensteilheit des Pulses, wo wird 
mit dem Scope gemessen - am Generatorausgang oder am FPGA-Board?

Hast Du da einen eigenen Bitstream drin? Bist Du sicher dass der 
Bitstream korrekt geladen wurde? Mit welcher Spannung wird die IO-Bank 
versorgt?

Welche Spannung liegt ohne Pulsgenerator am FPGA-Pin an? Wie ändert sich 
die Spannung am FPGA-Pin wenn der IO mit ~1k einmal gegen VCCO und 
einmal gegen GND gezogen wird?

Kann auch einfach mal sein dass so ein IO geschossen wurde z.B. durch 
Überspannung (fehlende Terminierung, etc.).

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.