Forum: Platinen [KiCad] ERC: externe Spannungsversorgung über Conn


von Burkhard K. (buks)


Angehängte Dateien:

Lesenswert?

Moin,

bei externer Spannungsversorgung über Pfostenverbinder sieht der ERC die 
entsprechenden #PWR-Symbolpins (3.3V, GND) sowie daraus abgeleitete 
(3.3VA, GNDA) als nicht "angesteuert".

Wie löse ich das sinnvoll auf (ausser die entsprechenden Conn-Pins mit 
#PWR-Flag zu versehen)?

von Löser (Gast)


Lesenswert?

Gar nicht, dafür gibt es das pwr flag. Du musst ja dem erc irgendwie 
mitteilen, dass du weißt, dass du da Power anlegen wirst.

von Bernd B. (bbrand)


Lesenswert?

Burkhard K. schrieb:
> Wie löse ich das sinnvoll auf (ausser die entsprechenden Conn-Pins mit
> #PWR-Flag zu versehen)?

Das ist in diesem Fall aber die sinnvollste Lösung. Die Alternative 
wäre, ein spezielles Symbol für den Pfostenverbinder zu erzeugen, bei 
dem die Pins bereits als "Power output" definiert sind.

von Burkhard K. (buks)


Lesenswert?

Bernd B. schrieb:
> Die Alternative
> wäre, ein spezielles Symbol für den Pfostenverbinder zu erzeugen, bei
> dem die Pins bereits als "Power output" definiert sind.

Möglicherweise habe ich mich missverständlich ausgedrückt: Wie kann ich 
- ohne modifiziertes Conn-Symbol - ERC mitteilen, dass die Versorgung 
extern bereit gestellt wird?

Den einzigen Weg, den ich bisher kenne (KiCad ist noch relativ neu für 
mich), geht über ein modifiertes Symbol - was ich gerne vermieden hätte, 
da ein Verbinder ein rein passiver Baustein ist. In LTSpice z.B. würde 
ich eine "Voltage Source", sozusagen als abstraktes Schaltplanelement 
(d.h. ohne Package), einfügen. Wie handhabt man das in EESchema?

von Lutz H. (luhe)


Lesenswert?

Burkhard K. schrieb:
> geht über ein modifiertes Symbol - was ich gerne vermieden hätte,

Die Modelle der elektronischen Darstellung sollten so genau wie möglich 
der angestrebten Realität entsprechen. Warum sollte das vermieden 
werden?

Bei KICAD werden die Symbole so gestaltet wie es gewünscht wird.
Also irgend ein Pin das Power liefern kann an eine Leitung und der 
Hinweis auf einen möglichen Fehler ist weg.

: Bearbeitet durch User
von Bernd B. (bbrand)


Lesenswert?

Burkhard K. schrieb:
> In LTSpice z.B. würde
> ich eine "Voltage Source", sozusagen als abstraktes Schaltplanelement
> (d.h. ohne Package), einfügen. Wie handhabt man das in EESchema?

Na, über die PWR-Flags. Das ist genau deren Sinn und Zweck. Sie sind 
doch "abstrakte Schaltplanelemente ohne Package".

von Burkhard K. (buks)


Lesenswert?

Lutz H. schrieb:
> Die Modelle der elektronischen Darstellung sollten so genau wie möglich
> der angestrebten Realität entsprechen.

Hmm, in der Realität haben Pfostenverbinder keine eingebaute Magie 
(#PWR), daher mein Widerstreben. Wenn's gar nicht anders geht, 
meinetwegen, aber konzeptionell sauber ist das nicht.

von Lutz H. (luhe)


Angehängte Dateien:

Lesenswert?

Am Schaltkreis ist der PIN ein Spannungseingang.
zzt
und der Test findet an der Leitung keinen Spannungsausgang und meckert.

Am Spannungseingang ist ein Spannungseingang angeschlossen und der Test 
meckert.
Spg_E


Mit dem Bauteileditor wird ein Bauteil geschaffen das ein 
Spannungsausgang ist und in einer Bibliothek gespeichert.

Spg_A


Alles gut

Spg_Fehler_weg

von Löser (Gast)


Lesenswert?

Bauteile müssen nicht verändert werden. 
http://docs.kicad-pcb.org/stable/de/getting_started_in_kicad.html
Such nach "Power flag" auf der Seite, da wird es dir erklärt.

von Lutz H. (luhe)


Angehängte Dateien:

Lesenswert?

Schön, dass KICAD ein Bauteil Spannungsausgang schon mitliefert.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.