Hallo zusammen, ich habe meine erste Platine designed. Ich würde gern wissen, ob ihr grobe Fehler entdeckt, bevor ich die Fertigung beauftrage (ich dachte daran, diese JLCPCB zu bestellen). Leider habe ich es in KiCad nicht geschafft, die Platine so als SVG zu exportieren dass man beide Layer sehen kann. Falls jemand sich das ganze genauer ansehen will, die Dateien liegen hier: https://github.com/CodingSpiderFox/SmartClockHardware/tree/master/ControlUnit/ControlUnitInput Die verwendeten Component Libraries und Footprints liegen hier: https://github.com/CodingSpiderFox/SmartClockHardware/tree/master/sharedLibs
Angehängte Dateien:
-
controlunitinput.png
170 KB
:
Bearbeitet durch User
Manche Leiterbahnen liegen extrem nah aneinander. Meist Grüne, aber auch Rote. Wenn das jeweils das gleiche Signal ist dann ist das OK, wenn nicht dann nicht. Aber ohne Schaltplan kann man das sowieso nicht beurteilen. Ja Du hast da einen Link zu, aber nicht jeder hat KiCad. Ein Bild wäre fein, zur Not eben ein Screenshot.
Hast Du mal den design rule check laufen lassen? Die Abstände zwischen Leiterbahnen und IC-pins sehen kritisch aus.
Gustl B. schrieb: > Manche Leiterbahnen liegen extrem nah aneinander. Für mich sieht das nicht nach Leiterbahnen aus, sondern wie die clearance um die Leiterbahn. So wie ich das sehe sind die Leiterbahnen unterirdisch dünn, oder was ist der 'Faden' in den 'Leiterbahnen'?
Wo ist der Abblockkondensator (100nF) für die Portexpander?
Beitrag #5263987 wurde von einem Moderator gelöscht.
Moin, Sehe ich das richtig, dass das die 4k7'er I2C Pullups sind? Wenn die beiden IC's auf dem gleichen Bus hängen, dann reicht ein Paar Pullups. Die Leiterbahnen sind in der Tat etwas dünn. Ich würde sie breiter machen und den Clearance etwas runterschrauben. Ansonsten würde ich aus ästethischen Gründen noch die 90° Knicke rausmachen Ansonsten sieht das doch recht sauber un strukturiert aus. Ggf: würde ich noch ein paar Befestigungsbohrungen spendieren, egal ob man sie vorerst noch nicht brauch. Platz dafür ist da... Grüße Henning
Beitrag #5263991 wurde von einem Moderator gelöscht.
Coding S. schrieb: > Ich würde gern wissen, ob ihr grobe Fehler entdeckt Hast du dir jemals vorher eine Platine angeguckt ? Was sollen die extrem dünnen Leiterbahnen (Breite 0 als Haarlinie ?), warum warst du so faul Masse nicht zu bedenken und erst hinterher reinzuschütten ? Warum nutzt du teure I/O Expander wenn sowieso klar ist daß es nur Eingänge sein können weil Taster dran sind, warum nicht einfache Schieberegister wie 74HC166 oder Selektoren wie 74HC151 ? SCL/SDA brauchen nur 1 Mal pull ups. Deine Taster scheinen über einen Widerstand auf Masse zu schalten, Sind die Taster offen, ist auch der IC-Eingang offen. Das war falschrum. Nicht so:
1 | _ |
2 | GND --10k--o o-- I/O-Port |
sondern so
1 | _ |
2 | VCC --o o--+ |
3 | | |
4 | +-- I/O-Port |
5 | | |
6 | GND --10k--+ |
Abblockkondensatoren finde ich auch nirgends. Alles in allem würde ich die Schaltung auf LOCHRASTER aufbauen, wenn es nur Einzelstücke sind, sowohl Bauteile als auch Schltung sind dermassen primitiv, daß Lochraster ausreicht.
:
Bearbeitet durch User
Angehängte Dateien:
Gustl B. schrieb: > Manche Leiterbahnen liegen extrem nah aneinander. Meist Grüne, aber auch > Rote. Wenn das jeweils das gleiche Signal ist dann ist das OK, wenn > nicht dann nicht. Aber ohne Schaltplan kann man das sowieso nicht > beurteilen. > Habe den Schaltplan angehängt. Ist auch als .sch im Git. Ich glaube die .sch hier anzuhängen bringt nichts wegen möglicherweise fehlender Bauteilbibliotheken > Ja Du hast da einen Link zu, aber nicht jeder hat KiCad. Ein Bild wäre > fein, zur Not eben ein Screenshot.
Mark S. schrieb: > Hast Du mal den design rule check laufen lassen? Die Abstände zwischen > Leiterbahnen und IC-pins sehen kritisch aus. Design Rule Check lieferte keinen Fehler ;)
Christopher B. schrieb: > Gustl B. schrieb: >> Manche Leiterbahnen liegen extrem nah aneinander. > > Für mich sieht das nicht nach Leiterbahnen aus, sondern wie die > clearance um die Leiterbahn. So wie ich das sehe sind die Leiterbahnen > unterirdisch dünn, oder was ist der 'Faden' in den 'Leiterbahnen'? Stimmt, das ist mir gar nicht aufgefallen. Das Dünne ist anscheinend wirklich die Leiterbahn. Es sind 0.250mm.. ich versuche Mal, die zu verbreitern.
:
Bearbeitet durch User
Coding S. schrieb: > Christopher B. schrieb: >> Gustl B. schrieb: >>> Manche Leiterbahnen liegen extrem nah aneinander. >> >> Für mich sieht das nicht nach Leiterbahnen aus, sondern wie die >> clearance um die Leiterbahn. So wie ich das sehe sind die Leiterbahnen >> unterirdisch dünn, oder was ist der 'Faden' in den 'Leiterbahnen'? > > Stimmt, das ist mir gar nicht aufgefallen. Das Dünne ist anscheinend > wirklich die Leiterbahn. > > Es sind 0.250mm.. ich versuche Mal, die zu verbreitern. Ich weiß gar nicht wie dick ich die machen sollte. Geschweigedenn wie ich die Dicke ändere
2⁵ schrieb: > Wo ist der Abblockkondensator (100nF) für die Portexpander? Der kommt direkt zwischen VCC und VIN des Chips, richtig? Braucht jeder der beiden Chips seinen eigenen? Auf dem Breadboard hat es allerdings auch ohne den Kondensator funktioniert. Welchen Zweck erfüllt der genau?
Angehängte Dateien:
-
Projekt.png
9,7 KB -
Leiterbahnbreite.png
19 KB
in Kicad können alle wichtigen Projekt Files in einem Zip File gespeichert werden.
Ich habe das Projekt (von Github) mal mit Kicad geöffnet. Dank der Cache-lib braucht es keine externen Bibliotheken. Die Taster sind schon richtig angeschlossen. Der PCF8574 hat interne 100µA Stromquellen nach VCC. Aber die 10k finde ich etwas reichlich. Bei 100µA ist das 1V, was zuviel sein könnte um sicher low zu erkennen. Ich würde auf 3k3 oder 2k2 runtergehen. Abblock-Cs fehlen (wurde mehrfach erwähnt). Evtl. braucht auch diese Node-MCU einen größeren Kerko für seine Versorgungsspannung. Die Leiterbahnbreite ist mit 0.25mm in prinzipiell Ordnung. Aber die Masseflächen sind unnötig oft durch lange Leiterbahnen durchschnitten. Ich würde so viel wie möglich oben routen und auf der unteren Lage nur kurze Bahnen verlegen um dort eine möglichst geschlossene Fläche zu haben. Deine Vias haben einen Restring von nur 0.2mm. Da wird vermutlich ein Aufpreis fällig falls der PCB Fertiger das überhaupt kann. Bei 0.4mm Drill würde ich einen Durchmesser von 0.8mm einstellen.
Lutz H. schrieb: > in Kicad können alle wichtigen Projekt Files in einem Zip File > gespeichert > werden. Danke :) Die Datei ist im Anhang. Die Werte aus dem Screenshot sind fast gleich gewesen bis auf DuKo Durchmesser. Aber welche Werte wähle ich nun am Besten?
Grundsätzlich: So groß wie möglich, so klein wie nötig. Bei der einfachen Platine (wenn schon nicht Lochraster, wie auch schon vorgeschlagen wurde): 1mm Leiterbahnbreite und 1mm Abstand (außer an Stellen, an denen du eine Leiterbahn zwischen zwei Pins durchführen musst, was du aber glaube ich meist vermeiden kannst...) sowie auch 1mm Bohrdurchmesser, 2mm Via-Durchmesser. Das sollte jeder Fertiger locker hinbekommen. Bis 0,3mm Breite/0,3mm Abstand würde ich mir aber auch keine großen Sorgen machen, auf meine 0,2mm/0,2mm-Platinen bin ich gespannt (auch wenn der Fertiger, in dem Fall Elecrow, 0,15mm/0,15mm anbietet). Wenn du selbst ätzen willst, kannst du auch 2mm nehmen. Die Platine ist ja groß genug. MfG, Arno
>> Wo ist der Abblockkondensator (100nF) für die Portexpander? > > Der kommt direkt zwischen VCC und VIN des Chips, richtig? Braucht jeder > der beiden Chips seinen eigenen? > > Auf dem Breadboard hat es allerdings auch ohne den Kondensator > funktioniert. Welchen Zweck erfüllt der genau? Ja, jedes (Logik-) IC sollte seinen eigenen Kondensator bekommen. Das Problem ist daß eine Leiterbahn nicht nur einen ohmschen Widerstand hat sondern auch eine Induktivität. Und da die Stromaufnahme bei "digitalen" ICs nicht (nur) konstant sondern "impulsbehaftet" ist kann das zu nadelförmigen Spannungseinbrüchen führen. Aber auch externe Störquellen (Einschalten der Schreibtischlampe) können die Versorgungsspannung beeinflussen. Der Abblockkondensator direkt am VCC Pin (mit einer guten GND Verbindung) stellt dem IC eine weitgehend konstante Spannung zur Verfügung. Der hier verwendete PCF8574 ist sehr gutmütig (und langsam). Daher wird die Schaltung wahrscheinlich auch ohne Kondensatoren funktionieren, zumal alle IOs des PCF nur als Eingang benutzt werden. Das ist seine Grundeinstellung. Wenn ein Pin per I2C auf low gesetzt wird und ein Störsignal bringt das IC zum "Abstürzen" wird der Ausgang danach plötzlich high sein.
oshpark.com erkennt eine Leiterplattengröße von 100.2 x 90.2mm Vier Bohrungen für die Befestigung?
:
Bearbeitet durch User
Coding S. Beitrag #5264818: Zur Info Leider hat meine KiCad Version die Dateiendung des Projektfiles nicht erkannt und ich habe einen Bug gemeldet und dort das *zip file angehängt. https://bugs.launchpad.net/kicad/+bug/1741135 danke :-)
2⁵ schrieb: > Wo ist der Abblockkondensator (100nF) für die Portexpander? Den habe ich auf dem Breadboard auch nicht gebaut. Zur Sicherheit würde ich gern eine Löstelle dafür vorsehen. Falls es mit Kondensator dann aus irgendwelchen Gründen nicht geht, löte ich einfach eine Drahtbrücke rein. Wie wird der Kondensator denn richtig eingebaut? Habe beim Googeln 2 Varianten gefunden: https://hackadaycom.files.wordpress.com/2008/12/pcf8574.png https://startingelectronics.org/beginners/start-electronics-now/tut18-two-wire-arduino-knight-rider/two-wire-knight-rider-circuit-s.png welche ist richtig?
Henning schrieb: > Moin, > Sehe ich das richtig, dass das die 4k7'er I2C Pullups sind? Wenn die > beiden IC's auf dem gleichen Bus hängen, dann reicht ein Paar Pullups. Ja, das hast Du richtig gesehen > Die Leiterbahnen sind in der Tat etwas dünn. Ich würde sie breiter > machen und den Clearance etwas runterschrauben. Ansonsten würde ich aus > ästethischen Gründen noch die 90° Knicke rausmachen Was genau ist mit Clearance gemeint? Der Rand um die eigentliche Leiterbahn? > Ansonsten sieht das doch recht sauber un strukturiert aus. Ggf: würde > ich noch ein paar Befestigungsbohrungen spendieren, egal ob man sie > vorerst noch nicht brauch. Platz dafür ist da... > > Grüße > Henning
Stefan schrieb: > Abblock-Cs fehlen (wurde mehrfach erwähnt). Evtl. braucht auch diese > Node-MCU einen größeren Kerko für seine Versorgungsspannung. Wie genau würde man den Einbauen? So?: https://cdn.instructables.com/FAR/NJQC/J0COQTEO/FARNJQCJ0COQTEO.MEDIUM.jpg Werden die Entstörkondensatoren immer zwischen + und - geschaltet? Gibt das keinen Kurzschluss? (wahrscheinlich nicht, sonst würde es ja keiner machen ... die eigentliche Frage ist, warum gibt es keinen Kurzschluss?) > Die Leiterbahnbreite ist mit 0.25mm in prinzipiell Ordnung. Aber die > Masseflächen sind unnötig oft durch lange Leiterbahnen durchschnitten. > Ich würde so viel wie möglich oben routen und auf der unteren Lage nur > kurze Bahnen verlegen um dort eine möglichst geschlossene Fläche zu > haben. Ist das denn ein großes Problem? Wenn ich das richtig verstanden habe, macht man das, um Störsignale zu minimieren. Es ist ja immernoch ziemlich viel Fläche da, reicht das nicht?
>> Abblock-Cs fehlen (wurde mehrfach erwähnt). Evtl. braucht auch diese >> Node-MCU einen größeren Kerko für seine Versorgungsspannung. > > Wie genau würde man den Einbauen? > So?: > https://cdn.instructables.com/FAR/NJQC/J0COQTEO/FARNJQCJ0COQTEO.MEDIUM.jpg Im Prinzip ja. Das ist aber eigentlich kein Abblockkondensator sondern ein Pufferkondensator (bulk capacitor) der an die Stromversorgung für die Platine kommt. Abblockkondensatoren sind viel kleiner z.B. 100nF und kommen direkt an die ICs. > Werden die Entstörkondensatoren immer zwischen + und - geschaltet? Gibt > das keinen Kurzschluss? (wahrscheinlich nicht, sonst würde es ja keiner > machen ... die eigentliche Frage ist, warum gibt es keinen Kurzschluss?) Es fließt nur ein Einschaltstrom wenn die Kondensatoren nicht geladen sind, danach passiert nichts mehr. Hier gibt es einige Grundlagen: http://www.elektronik-kompendium.de/sites/slt/index.htm http://www.lothar-miller.de/s9y/categories/14-Entkopplung >> Die Leiterbahnbreite ist mit 0.25mm in prinzipiell Ordnung. Aber die >> Masseflächen sind unnötig oft durch lange Leiterbahnen durchschnitten. >> Ich würde so viel wie möglich oben routen und auf der unteren Lage nur >> kurze Bahnen verlegen um dort eine möglichst geschlossene Fläche zu >> haben. > > Ist das denn ein großes Problem? Wenn ich das richtig verstanden habe, > macht man das, um Störsignale zu minimieren. Es ist ja immernoch > ziemlich viel Fläche da, reicht das nicht? Jein. Bei dieser Schaltung ist das unkritisch aber zerschnittene Flächen stellen für den Strom ein Labyrinth dar. Dadurch entstehen Schleifen die man nicht haben will. Der Strom sollte von jedem Verbraucher aus auf direktem Weg zur Stromversorgung zurückfließen können. Wobei, so ganz stimmt das auch nicht: Die Fläche unter/über der Stromversorgungsleitung die von der Stromversorgung zum Verbraucher führt sollte geschlossen sein. Das ist nicht immer das Gleiche. Das ist der Weg mit Masseflächen. Wenn das nicht geht kannst du auch zwei parallele Leitungen von der Stromversorgung zum Verbrauchen führen. Einmal + und einmal -. Ziel ist es zwischen den +/- Leitungen keine Flächen aufzuspannen.
Coding S. schrieb: > Habe den Schaltplan angehängt Das ist auch kein Schaltplan. Das sind einige Bauteile unzusammenhängend auf einen Zettel geklatscht. Wenn ich alleine die SDA/SCL Anschlüsse sehe, ist das kein Wunder, daß man bei der unübersichtlichen Darstellung nicht begreift, daß 1 Satz an pull ups wohl ausreichen müsste. Coding S. schrieb: > Den habe ich auf dem Breadboard auch nicht gebaut. Zur Sicherheit würde > ich gern eine Löstelle dafür vorsehen. Falls es mit Kondensator dann aus > irgendwelchen Gründen nicht geht, löte ich einfach eine Drahtbrücke > rein. Du hast irgendwas am Abblockkondensator ebenso grob missverstanden wie an den pull down Widerständen der Bedienungstaster. Dabei hast du sogar richtige Vorlagen Coding S. schrieb: > welche ist richtig? Beide.
Michael B. schrieb: > Du hast irgendwas am Abblockkondensator ebenso grob missverstanden wie > an den pull down Widerständen der Bedienungstaster. Du solltest dir vielleicht einmal das Datenblatt vom PCF8574 ansehen. Dann würdest du erkennen daß das vollkommen i.O. ist. Die Pulldowns könnte man allerdings auch ganz weglassen und direkt gegen GND schalten. Dein Vorschlag mit den Tastern gegen VCC hat den Nachteil daß das Port Register auf keinen Fall mit 0 beschrieben werden darf. Sonst verabschiedet sich evtl. das IC wenn ein oder mehrere Taster betätigt werden. Im der aktuellen Fassung ist die Schaltung eigensicher. > Wenn ich alleine die SDA/SCL Anschlüsse sehe, ist das kein Wunder, daß > man bei der unübersichtlichen Darstellung nicht begreift, daß 1 Satz an > pull ups wohl ausreichen müsste. Abgesehen davon daß das schon durch ist, welch schreckliches Ereignis würde eintreten wenn er beide Paare bestückt?
Mir ist noch aufgefallen daß der INT Pin vom PCF einen Pullup (z.B. 10k) braucht. Das ist ein Open Collector Ausgang, d.h. er kann nur eine externe Spannung runterziehen. Der High Zustand muß von dem Pullup kommen.
Hallo Mir ist auch etwas aufgefallen. Es sind 2 I2C-Expander(PCF8574) verbaut und hängen am gleichen I2C-Bus. Hier muss dann aber die Chip-Hardware-Adresse (A2,A1,A0) unterschiedlich sein, wennst du sie getrennt ansprechen möchtest. mfg Mike
Sorry Hab mich verschaut. Bei dem linken sind sie auf GND und beim rechten auf VCC. d.h. es passt.
Stefan schrieb: > Die Pulldowns könnte man allerdings auch ganz weglassen und direkt gegen > GND schalten. die PCF8574 haben Stromquellen mit 100µA als Input, also Taster nach GND reicht und sollte sicherheitshalber immer gemacht werden! Ohne Stromquellen bei normalen Ports mit pullup nach VCC um den Strom zu begrenzen. Abfrage Taster gedrückt auf low = 0!
Stefan schrieb: > Du solltest dir vielleicht einmal das Datenblatt vom PCF8574 ansehen. Nein. Für die Aussage Coding S. schrieb: > Falls es mit Kondensator dann aus > irgendwelchen Gründen nicht geht, löte ich einfach eine Drahtbrücke > rein. brauche ich nicht ins Datenblatt zu gucken, ich weiß, daß der Autor hier etwas grob missverstanden haben muss.
Beitrag #5266450 wurde vom Autor gelöscht.
Angehängte Dateien:
-
designrules_1mm.png
3,1 KB -
tracks_1mm.png
32 KB
Arno schrieb: > Grundsätzlich: So groß wie möglich, so klein wie nötig. > > Bei der einfachen Platine (wenn schon nicht Lochraster, wie auch schon > vorgeschlagen wurde): 1mm Leiterbahnbreite und 1mm Abstand (außer an > Stellen, an denen du eine Leiterbahn zwischen zwei Pins durchführen > musst, was du aber glaube ich meist vermeiden kannst...) sowie auch 1mm > Bohrdurchmesser, 2mm Via-Durchmesser. Das sollte jeder Fertiger locker > hinbekommen. Mit 1mm Leiterbahnbreite und 1mm Abstand hatte ich tatsächlich so ein paar Schwierigkeiten. Ich konnte Leiterbahnen z.T. nicht platzieren (Klicken hatte keinen Effekt) obwohl die 1mm breiten Ränder (grüner Bereich) sogar noch etwas Abstand dazwischen hatten. Also 1mm Rand + 0,x mm schwarzer Bereich + 1mm Rand.
:
Bearbeitet durch User
In dem Screenshot liegt dein Problem an dem rechten Pin von R9. Da ist der Abstand Pin->Track nicht eingehalten, der rote Track geht durch den dünnen grünen Kreis. Du kannst aber R9 noch etwas nach links schieben - wäre sowieso optisch nicht verkehrt, wenn die Widerstände alle ausgerichtet wären. Oder die Widerstände alle nahe an die Taster und die Leiterbahnen darunter hindurch oder links daran vorbei führen. Aber wenn du damit nicht weiter kommst, dann nimm halt nicht 1mm+1mm sondern 0,8mm+0,8mm oder noch kleiner - wie gesagt: So fein wie nötig... MfG< Arno
Stefan schrieb: > Abgesehen davon daß das schon durch ist, welch schreckliches Ereignis > würde eintreten wenn er beide Paare bestückt? Konsequenterweise sollte dann am NodeMCU auch ein Pull-Up Pärchen sitzen ;-) Die Folgen wären 1. quasi unkontrollierte Erhöhung des Treiberstromes, sofern bei Dimensionierung nicht berücksichtigt 2. Mehrkosten in Millionenhöhe - jedenfalls bei entsprechender Stückzahl der Platine. Eine Katastrophe für manchen BWLer.
Sind die Zuordnungen von Taste zu PCF wirklich zwingend vorgeschrieben? wenn man z.B. im ersten Entwurf die Reihenfolge der vier Tasten in der unteren Reihe links spiegelt, ist die Leitungsführung auf einer Ebene machbar. Ahnliches an der rechten Seite. Da kann man durch Ändern der Tastenreihenfolge jede Menge an Vias einsparen.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.