Mark S. schrieb:
> dient der Bedämpfung des CLC Pi-Filters
Danke für das Stichwort CLC-Filter. Wie berechnet man die benötigte
Impedanz? Wären auch kleinere Werte ausreichend? Liessen sich
Überspannungen auch per Freilaufdiode (welche?) verhindern?
BTW: Der stromversorgende FPGA läuft mit 100 MHz Systemtakt. Das
Datenblatt des Chokes:
http://pdf.datasheet.live/datasheets-1/venkel/FBS0603-330E.pdf
Hintergrund der Frage: ich will ein Pmod mit einer analogen Anwendung
(Ultraschall bis ca. 200kHz) +ADC entwerfen, das zur Stromversorgung an
ein FPGA-Board kommt; die 100 MHz wegzufiltern ist sicher angebracht.
Die Stromaufnahme meiner Schaltung (4 OpAmps, ca 50 dB Gain bei 100 kHz,
Referenz +ADC) wird ca. 30 mA betragen. Aus der Simulation weiss ich
bereits, dass die Spannungsversorgung vom FPGA (erstaunlich sauber:
Noisefloor < 80 dB) durch 1.5 Ohm seriell deutlich kompromittiert würde;
das verstärkte Mikrophonsignal prägt bei 100kHz ca. 250 uV Ripple der
Versorgung auf, das entspricht der Größenordung des unverstärkten
Signals vom Mikrophon bei dieser Frequenz.
Sollte ich also besser ganz auf eine Spule als Filter verzichen?
