Hallo Freunde der Elektronik! Schon beim ATmega 88 hatte ich vor Jahren gestaunt, als Atmel für seinen 10 Bit ADC Wandler auch die Verwendung der internen 1.1V Referenzspannung anheim stellte. Erstaunt suchte ich in der Spec nach Daten für die Fehlerquote der Wandlung, fand aber nichts, nur für 5 V. Natürlich verständlich. Interne ausführliche Tests ergaben, erst ab etwa 4 V wurde die spezifizierte Genauigkeit einwandfrei erreicht, bei 1.1 V gab es bei ADC Werten um die 1000, also nahezu 10 Bit, bis zu 7% Abweichungen (sporadische Sprünge). Nun bastel ich gerade fröhlich und gut vorankommend mit dem Arm-Cortex SAMD10D14, wo Atmel sogar nur 1.0 V interne Uref anbietet, und das sogar bei gesteigerter 12 Bit Auflösung, sehr sportlich!!!Auf deren Oversampling Phantasien gehe ich gar nicht erst ein. Mag ja sein, daß Atmel insgeheim hofft, der User schaltet während der Wandlung solange die CPU aus, damit deren Rausch/Spiketeppich nicht den ADC begräbt. Allerdings ist diese Lösung nicht ganz ohne, da die CPU einige Zeit braucht zum aufwachen. Ich habe mal präventiv einen TL 431 vorgesehen bei 2,5 V Uref. Hat jemand schon Erfahrung gemacht mit Uref=1,0 V und 12 Bit ADC und nicht schlafender CPU? Ich kann mir nicht vorstellen, daß da Begeisterung aufkommt....... Auf Spielchen wie Mitteln und Gaußsche Verteilung möchte ich verzichten, da ich Speed (300 ksamples/s) brauche. Beste Grüße, Uwe
Uwe H. schrieb: > Nun bastel ich gerade fröhlich und gut vorankommend mit dem Arm-Cortex > SAMD10D14, wo Atmel sogar nur 1.0 V interne Uref anbietet, und das > sogar bei gesteigerter 12 Bit Auflösung, sehr sportlich! Diese ADCs sind mit den AVR ADCs nicht vergleichbar. Allerdings ist ein 12-Bit ADC bei einem µC mit nur einem GND/VDD Pin Paar eher mutig. Vermutlich wurde da ein fertiges Design integriert weil genug Platz auf dem Chip vorhanden. Wunder darf man da nicht erwarten. Uwe H. schrieb: > Allerdings ist diese Lösung nicht ganz ohne, da die CPU einige Zeit > braucht zum aufwachen Wieso? Cortex-M0 wacht ohne Deep Sleep in 1 Taktzykus auf IIRC. Und Deep Sleep kann man mitunter nicht gleichzeitig mit ADC Wandlung machen, denn der ADC wird ja selbst ein Taktsignal brauchen.
Das Datenblatt ist recht auskunftsfreudig. ENOB typ. 9.5 Bits single ended. Das klingt einigermassen "echt". Bei 300kHz muss aber auch das Frontend mitspielen und dass wird nicht einfach.
Jim M. schrieb: > Allerdings ist ein 12-Bit ADC bei einem µC mit nur einem GND/VDD Pin > Paar eher mutig. Stimmt Jim. Als ich mir das Datenblatt zum ersten mal anschaute, dachte ich auch, sind die heutigen uCs von der EMV so überragend, daß man digitalen GND/VCC und analogen GND/VCC nicht mehr trennen muss? Auf jeden Fall werde ich mal Versuchsreihen starten in Sachen Genauigkeit ADC bei 2.55 V Uref und vielleicht auch bei 1.0 V, Spaß werde ich haben, und gerne informiere ich Euch.
Jim M. schrieb: > Wieso? Cortex-M0 wacht ohne Deep Sleep in 1 Taktzykus auf IIRC. Danke für den Tipp Jim, das macht die Sache schon viel entspannter, auch wenn es intern nicht ganz ohne Rechtecke gehen wird.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.