Hallo,
ich möchte gerne einige Vias in Eagle als (einseitige) plugged Vias
ausführen + Lötstopplack. Meine Idee war, das mittels einer Gerber Datei
zu machen, die nur die Vias enthält, die als plugged ausgeführt werden
sollen und diese dem Leiterplattenhersteller als Info beizustellen. Nur:
wie mache ich das mit Eagle? Ich bekomme es nur hin, entweder alle oder
kein Via auszuwählen.
Ist das überhaupt ein gangbarer Weg oder sollte ich das anders machen?
Viele Grüße
B.D.
@ B.D. (Gast)
>ich möchte gerne einige Vias in Eagle als (einseitige) plugged Vias>ausführen + Lötstopplack.
Warum? Ist das für dein Design WIRKLICH nötig?
>Meine Idee war, das mittels einer Gerber Datei>zu machen, die nur die Vias enthält, die als plugged ausgeführt werden>sollen und diese dem Leiterplattenhersteller als Info beizustellen.
Ja.
>Nur:>wie mache ich das mit Eagle? Ich bekomme es nur hin, entweder alle oder>kein Via auszuwählen.
Logisch. Du müßtest eine ander VIA-Art benutzen, als Blind oder burried
VIA, die kann Eagle unterscheiden.
>Ist das überhaupt ein gangbarer Weg oder sollte ich das anders machen?
Siehe oben.
Die Überdeckung mit Lötstoplack geht auch ohne solche Tricks, einfach im
DRC/Mask den Wert Limit hochsetzen, dann werden alle VIAs mit einem
Durchmesser KLEINER als Limit OHNE Lötstopmaske versehen (also nicht
metallisch blank) Das kann man dann wieder individuell pro VIA aufheben,
indem man in den Eigenschaften (rechte Maustaste) den Haken bei STOP
setzt.
Wenn das alles mit Eagle nicht geht, musst du wohl in einem eigenen
Layer für deine verschlossenen VIAs Marker setzen und die dann per
Gerber ausgeben. Ist halt exotisch.
> Warum? Ist das für dein Design WIRKLICH nötig?
Der Leiterplattenhersteller hat Schwierigkeiten beim Wellenlötprozess
dicht beieinander liegender Vias.
> Die Überdeckung mit Lötstoplack geht auch ohne solche Tricks, einfach [...]
Danke, so habe ich das jetzt gemacht!
@ B.D. (Gast)
>> Die Überdeckung mit Lötstoplack geht auch ohne solche Tricks, einfach>Danke, so habe ich das jetzt gemacht!
Ok, aber denk dran, daß der Lötstoplack nicht riesige VIAs abdecken
kann, ohne zu bröseln. Wie weit man das treiben kann weiß ich nicht.
0,5mm sollten gehen, vielleicht auch 1mm.
Nur mal so aus Interesse: (Ich habe mitgekriegt, dass das eigentliche
Problem des TOs nun gelöst ist.)
Bei Altium gibt es meines Wissen keine Möglichkeit, ein Via als
geplugged zu markieren. Ich kenne das auch nur als 'entweder alle oder
keines' und das wird dann mit dem Leiterplattenhersteller abgesprochen
bzw. im Description-File beschrieben, auf welchen Layern man was haben
möchte.
Irre ich mich, gibt es bei Altium eine solche Einstellung?
PS: wird es überhaupt (signifikant) billiger, nur manche Vias eines
Layer zu pluggen anstatt alle? Ich war der Meinung, die erhöhten Kosten
rühren vom zusätzlichen Prozessschritt und weniger vom Füllmaterial...
Falk B. schrieb:> Du müßtest eine ander VIA-Art benutzen, als Blind oder burried> VIA
So kompliziert muss es nicht sein, um die Vias für den Hersteller
unterscheidbar zu machen genügt es auch, den Durchmesser z.B. statt 0,6
mm auf 0,61 mm zu setzen, oder 0,59. Und natürlich muss man das dem
Hersteller in verständlicher Sprache mitteilen.
Georg
So, Lösung gefunden:
Du exportierst das in Eagle als Gerber.
Bei diesem Export legst du einen neuen Gerber Output an und wählst dafür
das Via Layer in Eagle und als Gerber Funktion Viafill.
Dann machst du ein neues leeres .brd in Eagle in importierst das Viafill
Gerber und ordnest das beim Import dem Layer Via zu. Jetzt siehst du auf
deinem .brd nur alle Vias.
Editiere wie du lustig bist, ich habe Vias die nicht gefüllt werden
sollen gelöscht.
Dann exportierst du das wieder als Gerber Viafill und baust das in den
Export der vollständigen Platine ein. Du ersetzt also das zuerst
exportierte Viafill Gerber mit allen Vias durch das neu exportierte
Viafill Gerber mit deinen manuellen Modifikationen.
Hab Spaß!
