Altium PCB custom board shape

[Bert S. (kautschuck)]

Hallo Zusammen,

Ich hatte bisher nur Erfahrung mit Eagle und für die Fertigung konnte 
ich dem Chinesen immer nur die .brd Datei geben, daher habe ich jetzt 
nicht wirklich Ahnung von den Gerber files und Altium an sich. Beim 
Exportieren in Altium kann ich ja alle Layers angeben, jedoch sehe ich 
nicht genau, wo meine PCB Form genau drin ist? Es gibt ja die Mechanical 
Layer, jedoch ist dort noch einiges von Bauteilen drin und nicht nur die 
PCB Form. Kann man aus den Oben angehängten Files (Ohne Silk Mask) die 
richtige PCB Form erkennen und so maschinell fertigen, oder wird mir der 
Chinese auch gleich die Bauteile aus dem PCB fräsen? Es gibt ja noch 
eine .GKO in Altium, jedoch ist diese bei mir leer.

Grüsse Bert

[Wühlhase (Gast)]

Das ist ein Problem bei heruntergeladenen Bauteilen - jeder macht es 
anders.

Nimm dir einen Layer wo nichts drauf ist, zeichne deine gewünschte 
Platinenform mit Linien, Kreisen, usw. danach wählst du alles aus, 
Design -> Boardshape -> define from selected Primitives.

Dann hast du deine Platinenkontur.

Wenn du die anderen Informationen behalten willst: Alles markieren -> 
F11 und dann auf den jeweiligen Layer ändern.

Mach dir vorher einen Kopf welchen Mechanical Layer du wofür benutzen 
willst.

Soll ich mal für ein Altiumtraining vorbeikommen? ;)

[M.A. S. (mse2)]

Ich reserviere mir den mechanical Layer 1 für die Leiterplattenumrandung 
und evtl. vorhandener Fräsungen im Board. Da ich sämtliche Bauteile 
selbst anlege, kommt es bei mir auch nicht vor, dass irgendetwas in 
diesem Layer landet, das dort nicht reingehört.
Sollte ich doch einmal ein Bauteil aus Drittquelle verwenden, das 
irgendetwas auf diesem Layer enthält, würde ich den Footprint 
entsprechend ändern.

Aber natürlich kannst Du, wie Wühlhase schon schrieb, Dein Board-Outline 
auch in einem anderen mechanical Layer unterbringen.
Du musst dem Leiterplattenhersteller sowieso irgendwie mitteilen, 
welcher Layer was enthält.

Solltest Du aus Versehen Daten wie Du sie oben eingestellt hast an 
Deinen LP-Hersteller senden, würde ich trotzdem davon ausgehen, dass der 
die Leiterplatte so formt, wie Du es wolltest. Denn die Aufbereitung der 
CAM-Unterlagen geschieht (zur Zeit noch) durch Menschen, die sehen, was 
da abgebildet ist.
Sollte der CAM-Operator Zweifel haben, ob das, was er da sieht so sein 
soll, wird er Dich in der Regel kontaktieren und nachfragen.

[M.A. S. (mse2)]

Wühlhase schrieb:
> Nimm dir einen Layer wo nichts drauf ist, zeichne deine gewünschte
> Platinenform mit Linien, Kreisen, usw. danach wählst du alles aus,
> Design -> Boardshape -> define from selected Primitives.
>
> Dann hast du deine Platinenkontur.


Noch eine Anmerkung dazu:
> Nimm dir einen Layer wo nichts drauf ist, zeichne deine gewünschte
> Platinenform mit Linien, Kreisen, usw. danach wählst du alles aus,

1. Würde ich auch so machen, aber:

> Design -> Boardshape -> define from selected Primitives.
>
> Dann hast du deine Platinenkontur.

2. Design->Boardshape... funktioniert nur für die Aussenumrisse. Wenn 
Bohrungen und Fräsung im Board in Altium als solche erscheinen sollen, 
muss man diese noch manuell in Board-Cutout-s umwandeln. Das geht mit

Tools -> Convert -> Create Board Cutout from selected Primitives



3. Die letzten genannten Schritte (Boardshape und Board Cutout) haben 
nur auf das optische Erscheinungsbild innerhalb von Altium Designer 
Einfluss (insbesondere auch auf die 3d-Ansicht).
Keine Einfluss hat es auf die erstellten Gerberdaten. Sprich: der 
Leiterplattenhersteller sieht nichts davon in den Gerberdaten. Er sieht 
im Mechanical Layer nur die Lienien und muss selber sehen, was davon 
Aussenlienie und was davon Fräsung oder Bohrung ist (womit er in der 
Regel auch kein Problem haben wird).

Bei komplizierteren Sachen kann es jedoch nicht schaden, eine 
entsprechende technische Zeichnung mit Maßen und Kommentaren 
mitzuliefen.
Das persönliche Gespräch mit dem LP-Hersteller zu suchen, ist auch keine 
schlechte Idee.

[Wühlhase (Gast)]

M.A. S. schrieb:
> 3. Die letzten genannten Schritte (Boardshape und Board Cutout) haben
> nur auf das optische Erscheinungsbild innerhalb von Altium Designer
> Einfluss (insbesondere auch auf die 3d-Ansicht).
> Keine Einfluss hat es auf die erstellten Gerberdaten. Sprich: der
> Leiterplattenhersteller sieht nichts davon in den Gerberdaten. Er sieht
> im Mechanical Layer nur die Lienien und muss selber sehen, was davon
> Aussenlienie und was davon Fräsung oder Bohrung ist

Sicher? In CAMtastic sieht das aber anders aus.

[M.A. S. (mse2)]

Wühlhase schrieb:
> Sicher? In CAMtastic sieht das aber anders aus.

Ja. Bei mir gibt es auch in CAM-Tastik keinen Unterschied. Ich habe das 
extra vorhin ausprobiert.
Kannst Du von dem, was Du bei Dir beobachtest evtl. ein Screenshot 
machen, damit wir beide wissen, wovon die Rede ist?

[M.A. S. (mse2)]

Hier Screenshots von mir. Ich habe in Mech.-Layer 1 ein Board-Outline 
gezeichnet und einen Kreis reingesetzt.

Alles markieren, boardoutline from selected primitives gibt die 
Aussenkonturen. Den Kreis als Bohrung erhalte ich, wenn ich den markiere 
und zu Board-Cutout konvertiere.

Das ganze sieht dann so aus wie im Bild pcbDoc.

In Camtastic sieht es aus wie im Bild camtastic.

[Bert S. (kautschuck)]

Danke euch, habe es hinbekommen. Ich erzeuge nun eine neue "Mechanical 
Layer 2" und exportiere am Ende auch nur diese Mechanical Layer für die 
Gerber Files.

[Wühlhase (Gast)]

@M.A.S.:
Ich bin zwar grad nicht auf Arbeit und kann daher keine Screenshots 
machen-allerdings sieht das bei mir genauso aus, so meinte ich das. Ich 
denke die Screenshots kann ich mir da sparen.

In den Gerberdaten gibt es eine eigene Datei für genau diesen Rand, und 
das Loch ist doch da mit drin wie ich sehe-oder nicht?
Ich habe bisher zwar nur fünf Platinen in Altium erstellt und fertigen 
lassen, allerdings habe ich dem Fertiger nie irgendwelche 
Mech-Layer-Zeichnungen zukommen lassen, sondern nur die Gerber-Daten. 
Und die Platinen wurden klaglos gefertigt. (Gut, es gab einmal 
Rückfragen, allerdings nicht wegen der Umrandung.)

Der Fertiger muß sicherlich selber sehen ob er ein 3mm-Loch bohren oder 
lieber fräsen will-aber diese Festlegung ist auch nicht die Aufgabe des 
Altiumbedieners.
Ich verstehe allerdings nicht warum du sagst, daß:

> Die letzten genannten Schritte (Boardshape und Board Cutout) haben
> nur auf das optische Erscheinungsbild innerhalb von Altium Designer
> Einfluss (insbesondere auch auf die 3d-Ansicht).
> Keine Einfluss hat es auf die erstellten Gerberdaten. Sprich: der
> Leiterplattenhersteller sieht nichts davon in den Gerberdaten.

[Christian B. (luckyfu)]

Wühlhase schrieb:
> In den Gerberdaten gibt es eine eigene Datei für genau diesen Rand, und
> das Loch ist doch da mit drin wie ich sehe-oder nicht?
> Ich habe bisher zwar nur fünf Platinen in Altium erstellt und fertigen
> lassen, allerdings habe ich dem Fertiger nie irgendwelche
> Mech-Layer-Zeichnungen zukommen lassen, sondern nur die Gerber-Daten.
> Und die Platinen wurden klaglos gefertigt. (Gut, es gab einmal
> Rückfragen, allerdings nicht wegen der Umrandung.)

Nun, das kann einen einfachen Grund haben: Du hast die Board outline in 
dem Keepout Layer gezeichnet. Dieser wird per default in den Gerberdaten 
mit ausgegeben. Politisch korrekt ist das so zwar nicht, aber ich mach 
das auch so. Das hat u.a. mehrere Vorteile, so kannst du nämlich zur 
Boardgrenze andere Design rules eingeben. z.B. sowas wie: Bohrungen, 
Pads und Leiterzüge nur bis 0,3mm an die Board outline zulassen, auch 
wenn sonst die Clearance 0,15mm beträgt. Wenn du die Board outline in 
einen Mechanical Layer zeichnest musst du sie im Keepout Layer spiegeln, 
da Mechanical Layer nicht in den Design rule checks beachtet werden.

> Der Fertiger muß sicherlich selber sehen ob er ein 3mm-Loch bohren oder
> lieber fräsen will-aber diese Festlegung ist auch nicht die Aufgabe des
> Altiumbedieners.
> Ich verstehe allerdings nicht warum du sagst, daß:
>
>> Die letzten genannten Schritte (Boardshape und Board Cutout) haben
>> nur auf das optische Erscheinungsbild innerhalb von Altium Designer
>> Einfluss (insbesondere auch auf die 3d-Ansicht).
>> Keine Einfluss hat es auf die erstellten Gerberdaten. Sprich: der
>> Leiterplattenhersteller sieht nichts davon in den Gerberdaten.

Wenn du das nicht verstehst kannst du einen einfachen Test machen: Mach 
ein neues PCB und zeichne dort eine Kontur. Nun schau dir die 3d Ansicht 
an (3 drücken). Anschließend machst du diese Kontur zur Board outline 
und wiederholst das Spiel. Ich vermute, das hat er damit gemeint. für 
die Gerberdateien hat das keine Auswirkungen.

[Taz G. (taz1971)]

Christian B. schrieb:
> Du hast die Board outline in dem Keepout Layer gezeichnet. .... Politisch 
korrekt ist das so zwar nicht, ....

Nur kurz warum "Politisch unkorrekt".
Der Keep-Out Layer definiert den elektrischen Rand der Platine (steht 
irgendwo in der Altium Dokumentation) und dieser muss nicht der 
physikalische Rand sein. Bei mir sind beide in 99% der Platinen gleich, 
aber wir haben uns auf Mech1 als physikalische Umrandung festgelegt. 
Daher wird der Rand auf Mech1 gezeichnet und nach Keepout kopiert.
Fälle wo elektrischer und physikalischer Rand unterschiedlich sein 
können: bei Befestigungslaschen, halbe Platine für Kühlkörper oder wenn 
die Platine in ein großes Gehäuse eingebaut wird, der Routing Bereich 
aber viel kleiner ist usw.

Hinweis: Es wurde schon erwähnt aber ich möchte es ausdrücklich 
wiederholen. Ein Elektrischer Clearance Check funktioniert nicht bei 
mechanischen Lagen daher kann man auf einen Rand auf dem Keep-Out nicht 
verzichten.

[Joachim (Gast)]

Wühlhase schrieb:
> Das ist ein Problem bei heruntergeladenen Bauteilen - jeder macht es
> anders.

Bauteileumrisse bzw. Bestückungsruck im mechnanical Layer ist kompletter 
Schwachsinn und mir noch nie begegnet. Wer bietet denn so einen Quatsch 
zum Herunterladen an?
Eine Ausnahme wäre, wenn ein Bauteil eine Ausfräsung benötigen würde.
Es sollte ja aber kein Problem sein, die Bauteileumrisse in ein anderes 
Layer zu schieben oder zu löschen.

Christian B. schrieb:
> Du hast die Board outline in
> dem Keepout Layer gezeichnet.
> Dieser wird per default in den Gerberdaten
> mit ausgegeben.

So? Ich habe zwar nicht die aktuelle Softwareversion, aber bei mir wurde 
das die letzten 25 Jahre nie per default mit ausgegeben.
Zumal das Keepout Layer den Platinenfertiger nicht interessiert.
Es ist ein reines Designlayer und enthält keine zur Boardherstellung 
relevanten Daten.
Es kann aber sein dass die Option angehakt ist, das Mechaniklayer GM1 
per default in alle Layer zu integrieren. Dann hast Du die Umrisse in 
allen Kupferlagen drin.

Bei mir ist GM1 ausschließlich für die Boardkontur freigehalten und ich 
inkludiere die Umrisse nie in andere Layer. Jeder Hersteller, auch der 
Chinamann ist damit ohne weitere Hinweise zurechgekommen.
Alle anderen mechanischen Dinge oder Bemaßungen zur hausinternen 
Dokumentation kommen in ein anderes Mechaniklayer, GM13 oder so.

Gruß

Joachim

[Christian B. (luckyfu)]

Joachim schrieb:
> Zumal das Keepout Layer den Platinenfertiger nicht interessiert.
> Es ist ein reines Designlayer und enthält keine zur Boardherstellung
> relevanten Daten.

Es kann aber auch die Kontur enthalten. Sehr viele Platinen habe ich 
damit schon fertigen lassen, ebenfalls ohne Probleme. bei mir enthält M1 
die Step Modelle.

Joachim schrieb:
> Bauteileumrisse bzw. Bestückungsruck im mechnanical Layer ist kompletter
> Schwachsinn und mir noch nie begegnet. Wer bietet denn so einen Quatsch
> zum Herunterladen an?

Mit solchen Pauschalaussagen wäre ich sehr Vorsichtig!
Bei uns ist sowas immer gegeben: ich habe Platinen mit Bestückungsdruck, 
aufgrund hoher Packungsdichte kann ich jedoch nicht alle, für die 
Bestückung relevanten Daten, in diesem unterbringen (Polung eines 
Bauteils und Designator) beziehungsweise nur bei ausgewählten Bauteilen.
Alle nicht besonderen (üblicherweise alle Kondensatoren und widerstände, 
teilweise einige ICs) Bauteile haben deshalb erstmal ein Placement 
keepout, welches Pin 1 bzw. die Polung anzeigt und bei nicht 
hervorstehenden Bauteilen auch den Designator in einem Mechanical Layer. 
Das ist bei uns Standardmäßig M15 für Top und M14 für Bottom.
Die Placement outline kann in Einzelfällen verletzt werden, sie sollte 
aber, als reworkzone erhalten bleiben. Deshalb ist sie auch ausnahmslos 
größer als das eigentliche Bauteil (s.Bild)

[M.A. S. (mse2)]

Christian B. schrieb:
> Ich vermute, das hat er damit gemeint. für
> die Gerberdateien hat das keine Auswirkungen.

Genau das habe ich gemeint, danke für die Klarstellung.

[M.A. S. (mse2)]

Christian B. schrieb:
> bei mir enthält M1
> die Step Modelle.

Uaahh! Na ja, machen kann man alles, solange man dem 
Leiterplattenhersteller sagt, was wo drin ist.
Ich habe auch schon 3d-Bodies im M1-Layer gefunden, verschiebe diese 
dann aber immer nach M13, da sie für mich in M1 nichts verloren haben. 
Das sind und bleiben bei mir nur die Leiterplattenkonturen 
einschließlich Fräsungen im Innern, falls vorhanden.

[M.A. S. (mse2)]

Wühlhase schrieb:
> Ich habe bisher zwar nur fünf Platinen in Altium erstellt und fertigen
> lassen, allerdings habe ich dem Fertiger nie irgendwelche
> Mech-Layer-Zeichnungen zukommen lassen, sondern nur die Gerber-Daten.

Das geht sicher zu 99% gut (besonders wenn die Leiterplatte rechteckig 
ohne Schnörkel und Fräsungen im Innern ist).
Erfahrene Entwickler bei den LP-Herstellern gehen aber gerne auf Nummer 
sicher und fügen eher mehr als zu wenig Informationen bei.

[Wühlhase (Gast)]

Jetzt weiß ich allerdings immer noch nicht, was M.A.S. eigentlich 
meinte. Seine CAMtastic-Ansicht zeigt doch korrekt die Platinenform.
Und Altium erstellt nicht einfach eine Boardkontur wenn man irgendwas in 
irgendeinen Mech-Layer reinschmeißt (Altium selber ist es völlig egal 
wofür man welchen M-Layer verwendet), sondern eben erst mit dem 
Boardshape-define-from-selected-primitives-Befehl.

Das klingt für mich nicht nach "hat nur auf die 3D-Ansicht Einfluß".

Ich hab schon länger nicht mehr mit Altium16/17 gearbeitet, meine 
aktuelle Firma gammelt lieber noch auf 14.1 (Bah!) herum, allerdings hat 
Altium die Platinenkontur, die ich auf diese Weise erstellt habe, damals 
definitiv auch als elektrische Begrenzung verwendet 
(Clearence-from-Board-Outline-Rule hat gut funktioniert, insbesondere 
bei Polygonen).

[Taz G. (taz1971)]

Bei dem deutschen Wort Bestückungsdruck muss man aufpassen - ist der 
silkscreen (overlay) gemeint oder der assembly print (mech.layer).
Also der Druck auf der Platine oder der Papierausdruck für den 
Bestücker.

Der Aufdruck auf der Platine ist nur "künstlerisch" zu verstehen. Hier 
kann der Designer sich austoben - schöne Logos, Runen, auch schon Gebete 
in Latein oder Elbisch gesehen "möge die Platine doch funktionieren". 
Aus Platzgründen kann der Druck auch gar nicht komplett mit Designator 
und Comment gefüllt werden.
Aber der Papierausdruck für den Bestücker muss natürlich 100%ig in 
Ordnung sein.

Man kann es natürlich umdefinieren aber üblicherweise ist sind die 
Overlay Lagen für den Aufdruck auf die Platinen und auf den Mech.Lagen 
sind "spezial strings" (Designator,Comment) zur Erzeugung der 
Bestückungsausdrucke (Papier).

PS: die IPC7351 definiert Mech13 als "Assembly Info - following the 
physical part outline" - also nutze ich und der IPC Wizard diese Lage 
(paired mit 14) für die 3D Modelle.
Mech11 ist zwar auch "3D Modell Outline" wird aber von Altium nicht 
unterstützt, weil Altium die 3D Modelle zur Kollisionskontrolle 
verwendet.

[Wühlhase (Gast)]

Taz G. schrieb:
> Der Aufdruck auf der Platine ist nur "künstlerisch" zu verstehen. Hier
> kann der Designer sich austoben - schöne Logos, Runen, auch schon Gebete
> in Latein oder Elbisch gesehen "möge die Platine doch funktionieren".
Ich fall um...

[Taz G. (taz1971)]

eine kleinen Eindruck bekommt man mit der Google Bilder suche:
" pcb silkscreen art "

[M.A. S. (mse2)]

Wühlhase schrieb:
> Jetzt weiß ich allerdings immer noch nicht, was M.A.S. eigentlich
> meinte.
Haben wir doch weiter oben klargestellt.

Wühlhase schrieb:
> Und Altium erstellt nicht einfach eine Boardkontur wenn man irgendwas in
> irgendeinen Mech-Layer reinschmeißt (Altium selber ist es völlig egal
> wofür man welchen M-Layer verwendet), sondern eben erst mit dem
> Boardshape-define-from-selected-primitives-Befehl.
Einfach nur, dass der 
"Boardshape-define-from-selected-primitives-Befehl" nichts zur Sache tut 
bzgl. der Platinenkonuren in den Gerberdaten.

Für die Gerberdaten (und somit für den LP-Hersteller) ist einzig und 
alleine interessant, was man in (z.B.) mech. Layer 1 drin hat.

Ob man in Altium mit oben beschriebenem Befehl die Boardoutlines 
definiert hat, ist dafür egal.

[M.A. S. (mse2)]

Taz G. schrieb:
> Aus Platzgründen kann der Druck auch gar nicht komplett mit Designator
> und Comment gefüllt werden.
...oder komplett wegfallen. Platinenformat: Doppelbriefmarke, beidseitig 
smd-bestückt.