4bit ladberer Zähler mit Anfangs- und Endwert.

[Igor (Gast)]

Hallo,
ich möchte einen Zähler schreiben, dem ein Anfangs- und Endwert gegeben 
wird. Danach soll er von dem Anfangswert bis 15 zählen und dann 
rückwärts bis zu dem Endwert.
Ich beschäftige mich mit vhdl erst seit ein paar Tagen, deshalb hab ich 
noch keine Ahnung davon.
Hier ist mein Code, den ich anhand von ähnlichen Codes erstellt habe:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity zaehler is port(
  clk:    in std_logic
  zahl_anfang  in unsigned(3 downto 0);
  zahl_ende  in unsigned(3 downto 0);
  zahl_aus  out unsigned(3 downto 0);
  );
end zaehler;

architecture count of zaehler is
  signal value_jetzt: unsigned(3 downto 0);
  signal value_ende: unsigned(3 downto 0);
begin

  process(clk)
  begin
    value_jetzt <= zahl_anfang
    if clk = '1' then
      value_jetzt <= value_jetzt + 1;
    if value_jetzt = "1111" then
      value_jetzt <= value_jetzt - 1;
      if value_jetzt = 'value_ende' then
      end if
    end if
    end if
  end process
  
  zahl_aus <= value_jetzt;
end count

Ich würde mich über Hinweise und Verbesserungen freuen.

[PittyJ (Gast)]

Was sagt den der Übersetzer dazu?
Für mich fehlt nach groben Überfliegen mindestens ein Semikolon. (Die 
Toolchain habe ich nur auf der Arbeit installiert)

Ich benutze immer den Simulator zu testen. Also Testbench erstellen und 
gucken, was der Code macht. Alles andere bringt nichts, da mußt du 
durch.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Igor schrieb:
> process(clk)
>   begin
>     value_jetzt <= zahl_anfang
>     if clk = '1' then
1. Die Sensitivliste ist nicht vollständig : zahl_anfang fehlt. Oder 
andersrum: wo hast du gesehen, dass in einem Prozess vor dem Takt eine 
Zuweisung kommt?
2. Das ist ein Latch, weil nirgends ein Takt vorkommt. Der Synthesizer 
braucht das Keyword 'event um einen Takt zu erkennen. Das ' event ist 
z.B. auch in rising_edge() drin...

PittyJ schrieb:
> Ich benutze immer den Simulator zu testen
Lustigerweise wird das Dank der Sensitivliste im Simulator sogar wie 
gewünscht funktionieren. Aber der Synthesizer schert sich einen feuchten 
Kehrricht um diese Liste  und wird da eine kombinatorische Schleife 
anmosern.

Siehe dazu das da:
http://www.lothar-miller.de/s9y/archives/42-Kombinatorische-Schleifen.html

[Igor (Gast)]

Jetzt hab ich das auch übersetzen lassen:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity zaehler is port(
  clk :    in std_logic;
  zahl_anfang :  in unsigned(3 downto 0);
  zahl_ende :   in unsigned(3 downto 0);
  zahl_aus :  out unsigned(3 downto 0)
  );
end zaehler;

architecture count of zaehler is
  signal value_jetzt: unsigned(3 downto 0);
  signal value_ende: unsigned(3 downto 0);
  signal value_anfang: unsigned(3 downto 0);
begin

  process(clk)
  begin
    if (clk'event and clk = '1') then
      value_jetzt <= zahl_anfang;
      value_jetzt <= value_jetzt + 1;
    if value_jetzt = "1111" then
      value_jetzt <= value_jetzt - 1;
      if value_jetzt = value_ende then
      end if;
    end if;
    end if;
  end process;
  
  zahl_aus <= value_jetzt;
end count;

Lothar Miller schrieb:
>1. Die Sensitivliste ist nicht vollständig : zahl_anfang fehlt. Oder
>andersrum: wo hast du gesehen, dass in einem Prozess vor dem Takt eine
>Zuweisung kommt?

Das hatte ich aus dem Bespiel(seite 23) aus dieser Seite:
>http://wwwi10.lrr.in.tum.de/~eti/Vorlesung/WS1718/Informationsmaterial/VHDL_Tutorial.pdf

[Matthias (Gast)]

Obiger Code wird nicht richtig funktionieren:
-Die erste Zuweisung an value_jetzt wird ignoriert.
-wenn der Wert x"F" hat, dann zählt er nur einmal runter, dann wieder 
hoch.
-Du brauchst noch eine Unterscheidung für Rauf- & Runterzählen.
-...

Wirf wirklich mal die Simulation an. Das ist gar nicht so kompliziert. 
Das musst du früher oder später sowieso mal machen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matthias schrieb:
> -Die erste Zuweisung an value_jetzt wird ignoriert.
Ich sehe das eher so, dass "die letzte Zuweisung gewinnt".
Letztlich bleibt es sich gleich: der Zähler zählt einfach weiter.
Und wenn er bei 15 ankommt, dann hüpft er mit jedem Takt zwischen 14 und 
15 hin- und her.

> Wirf wirklich mal die Simulation an
Das ist die einzige sinnvolle Strategie. Und dann sind Initialwerte für 
die Register sinnvoll.

Igor schrieb:
> Das hatte ich aus dem Bespiel(seite 23) aus dieser Seite:...
Da hast du was falsch verstanden. Das Beispiel dort hat keinen 
derartigen Fehler.