Einsatztemperaturbereich eines µC überschreiten

Michael schrieb:
> Erreicht man dies durch eine Selektion oder ist da wirklich eine andere
> Technik dahinter? Liegt es vielleicht auch am Gehäuse(material)?

Dann überlege doch Mal was sich am Transistor zwischen 85°C und 125°C 
ändert. Die Schaltungen müssen den erweiterten Anforderungen angepasst 
werden. Dadurch werden diese Bauteile teuerer.
mfg Klaus

Michael schrieb:
> ist da wirklich eine andere Technik dahinter?
Nein.

> Erreicht man dies durch eine Selektion
Man erreicht es durch Statisktik. Es gibt auf dem Wafer ein paar 
"Messzellen", die gemessen werden. Und danach sortiert man dann den 
gesamten Wafer oder Teile davon ins eine oder andere Bin.

Etwas zum Lesen.
http://www.ti.com/space-high-reliability/enhanced-products.html
mfg klaus

>aber warum soll eine Digitalschaltung total versagen, bzw. was ist da

Das sagt ja gar keiner.
Der Hersteller garantiert eben nur nicht mehr die lt. DB beschriebenen 
Kennwerte. Kaputt gehen die deswegen noch lange nicht.

>für einen erweiterten Temperaturbereich anders dimensioniert?

IdR. gar nix. Evtl. haben die ein besseres Gehäuse. Ansonsten sind die 
Chips für 125°C nur gewisse Ausmeßtypen, die den Test für 125°C (direkt 
oder indirekt) bestanden haben.

Michael schrieb:
> Aber laut Lothar ist es das ja wohl auch gar nicht, sondern es läuft
> wohl auf eine trickreiche Selektion heraus, wenn ich es richtig
> verstanden habe.
Der Witz an den 125°C ist ja nicht, dass der Consumer-Chip dann gleich 
kaputtgeht, sondern dass andere Parameter sich (vorübergehend) soweit 
ändern (z.B. Leckstrom in Flash-Zellen oder im ADC), dass die 
Datenblattparameter (z.B. Retention Time oder Genauigkeit) nicht mehr 
eingehalten werden.

Deshalb wird dann der Consumer-Chip nur für den eingeschränkten 
Temperaturbereich spezifiziert.

Bei meinem Microcontroller kann man beim Kompilieren angeben bis welche 
temperatur man ihm benutzen woll. Dann werden bestimmten transistoren so 
geschaltet das es dafuer optimalisiert wird, aber natuerlich auch 
dadurch mehr resources benutzt und andere specs.

1

#define T_CPU_MAX 150.0

;-)

Auf dem Wafer sind die mittleren Areale die mit der höchsten Ausbeute. 
An den Rändern nimmt die Ausbeute ab.
Das hat verschiedene Ursachen. Einerseits die unterschiedlichen 
Weglängen bei der Belichtung des Fotolackes in der Litho. Je größer die 
Wafer wurden, desdo stärker tritt dieser Effekt zu Tage. Vom Brennpunkt 
einer dem Linse sind die Wegstrecken um Mittelpunkt des Wafers und zu 
den Rändern unterschiedlich lang und damit sind eben immer irgendwo 
Bereiche leicht unscharf. Daher der höhere Ausschuss.
Der nächste Punkt ist, das beim Plasmaätzen das Plasma, die 
Gasverteilung usw. im Randbereich nie so gleichmäßig ist, wie in der 
Mitte. Dem versucht man gegenzusteuern, indem in den Prozesskammern 
teilweise noch Siliziumringe um den Wafer drum herum sind.
Wird der Prozess irgendwann sehr gut beherrscht, dann kann es durchaus 
sein, das potentiell hochwertige Chips runtergestuft werden, um den 
Preis der Teuren zu halten und weil bei preiswerteren Varianten eine 
höhere Nachfrage besteht. Deshalb funktioniert z.B. das Overclocking bei 
RAM und Prozessoren. Eine Garantie dafür gibt es nicht.