Benötige Hilfe für Gate-Level-Simulation mit SDF files

[Alexx (Gast)]

Hallo, ich versuche mich im Rahmen meiner Diplomarbeit am Digital ASIC 
design. Auf diesem Institut werden sonst nur analog ASICs designed 
weshalb kein know-how vorhanden ist was digitales design angeht.
In vieles konnte ich mich bereits einarbeiten, post synthesis simulation 
ohne timings bekomme ich zum laufen, jedoch schaffe ich es nicht die SDF 
files miteinzubeziehen. Bislang habe ich mit Cadence NCSIM gearbeitet. 
Als library files um die Technology spezifische Netlist überhaupt 
benutzen zu können habe ich mit verilog conditional libraries gearbeitet 
(hier gibt es: conditional, non-conditional und functional).
In dier Verilog library sidn jedoch alle delays bei 0.1, hier ein 
ausschnitt:

module AND2_X1 (A1, A2, Q);
  input A1;
  input A2;
  output Q;

  and(Q, A1, A2);

  specify
    (A1 => Q) = (0.1, 0.1);
    (A2 => Q) = (0.1, 0.1);
  endspecify

endmodule

Die Flip Flops sind natürlich deutlich komplizierterter, jedoch sind die 
delays allesamt bei 0.1ns. Sollten diese delays durch die Daten des SDF 
Files überschrieben werden? Mit NCSim bei der elaboration bekomme ich 
folgenden output: SDF statistics: No. of Pathdelays = 1208 Annotated 
100% -- No. of Tchecks = 350 Annotated 0%

In der Simmulation haben meine ausgangssignale ein delay von genau 0.1ns 
so wie in dem Verilog lib file. Diese delays kommen nur vom diesem 
library file, egal ob ich den sdf annotate befehl dabei habe!

Meine Gedanken:
-Ich benutze die falsche library: in den Techfiles der foundry stehen 
folgende Formate zur verfügung db, gds, lef, liberty (die hab ich für 
die synthese benutzt), milkyway, spice und verilog.
-mit den anderen verilog libs (non-cond und functional) bekomme ich das 
warning Unable to annotate to non-existant path (einige hundert mal), 
also schneine ich sonst nicht alles falsch zu machen.

Hier ist meine "minimalistische" Verilog Testbench, arbeite sonst mit 
VHDL, vorerst geht es mir darum die Simulation zum laufen zu bringen:

//-------------------------------------------------
// Purpose: Verilog Simulation Example
//          Test Bench
//-----------------------------------------------------------
`timescale 1 ps /  1 ps
module z_Sync_Counter_sdf_tb ();
  //---------------------------------------------------------
  // inputs to the DUT are reg type
     reg myCLK;
     reg myCLK_SR;
     reg myRST, myUnD, myEN, mySnL;
  //--------------------------------------------------------
  // outputs from the DUT are wire type
     wire  oDATA;
     wire  [24:0]  oVALUE;
  //---------------------------------------------------------
  // instantiate the Device Under Test (DUT)
  // using named instantiation
  Sync_Counter DUT ( .iCLK(myCLK),
                  .iUP_nDOWN(myUnD),
                  .oVALUE(oVALUE),
                  .iRESET(myRST),
            .iCLKen(myEN),
            .iSHIFT_nLOAD(mySnL),
            .iCLK_SR(myCLK_SR),
            .oDATA(oDATA)
           );
  //----------------------------------------------------------
  // create a 500Mhz clock
  always
    #1000
    myCLK = ~myCLK;
  //always
     //   #1000
    //myCLK_SR = ~myCLK_SR;
  //-----------------------------------------------------------
  // initial blocks are sequential and start at time 0
  initial
  begin
    $display($time, " << Starting the Simulation >>");
    $sdf_annotate("myDesign.sdf",DUT);
    myCLK = 0;
    myCLK_SR = 0;
// at time 0
    myRST = 1; // reset is active
    myEN = 0;
    myUnD = 1;
    mySnL = 0;

    #2000 myRST = 0;
    #2000 myEN = 1;
    #100000 myEN = 0;
    #2000 mySnL = 1;
    #50000


    $display($time, " << Simulation Complete >>");
    //$stop;
  end
endmodule

Bislang habe ich mit Cadence NCSim gearbeitet, habe heute Vormittag 
versucht das ganze mit der Modelsim student edition zum laufen zu 
bekommen, aber das Programmkonzept ist für mich nicht greifbar und ich 
finde mich nicht wirklich zurecht.

Danke für eure Hilfe!

[Duke Scarring (Gast)]

Alexx schrieb:
> Bislang habe ich mit Cadence NCSim gearbeitet, habe heute Vormittag
> versucht das ganze mit der Modelsim student edition zum laufen zu
> bekommen, aber das Programmkonzept ist für mich nicht greifbar und ich
> finde mich nicht wirklich zurecht.
Bei NCsim und analog design, kann ich Dir nicht wirklich helfen.
Aber bei Modelsim:

1. Schritt: alles kompilieren
Die Reihenfolge ist wichtig: erst die Bibliotheken, dann das Design und 
zum Schluß die Testbench.

vcom -work <bibliotheksname> <designfile.vhd>
vlog -work <bibliotheksname> <designfile.v>

2. Schritt: Simulation laden

vsim work.top_design

3. Schritt: interessierte Signale in den Waveviewer ziehen

4. Schritt: Simulation starten
Dafür am TCL-Prompt z.B. folgendes eingeben:

run for 10 ms

Wo hängt es denn bei Dir?

Duke

[Erik (Gast)]

bei NCSIM kann ich helfen:

Du musst in jedem Falle das verilog benutzen.

Schau nach, ob es defines in deiner Technologie gibt, die die specify 
und $setuphold erst einschalten.


sdf file kompilieren:
ncsdfc -MESSAGES digital.sdf

sdf command file erzeugen mit folgendem Inhalt:
COMPILED_SDF_FILE=digital.sdf.X,SCOPE=work.asic_tb.asic_inst.digital_ins 
t,MTM_CONTROL=TOOL_CONTROL;

ncelab aufrufen mit:
-SDF_CMD_FILE ncelab.sdf_cmd -SDF_VERBOSE

Rest wie immer.

[Erik (Gast)]

Alexx schrieb:
> versuche mich im Rahmen meiner Diplomarbeit am Digital ASIC
> design

Dumme Frage, womit machst du das Layout? Encounter?

Der ganze Rest Clock Tree Synthese, Floorplan, Placement, Routing, etc 
ist dir klar?

[Alexx (Gast)]

Modelsim jetzt zum laufen bekommen, beim SDF file bekomme ich folgende 
fehler:

# Loading instances from C:/Modeltech_pe_edu_10.4ab/examples/myWork/v/myDesign.sdf
# Loading work.seq_DFS_X1
# Loading work.ng_xbuf
# Loading work.seq_DF_X1
# Loading work.seq_DFCS_X4
# Loading work.seq_DFC_X2
# Loading work.seq_DFC_X4
# Loading work.seq_DFC_X1
# Loading timing data from C:/Modeltech_pe_edu_10.4ab/examples/myWork/v/myDesign.sdf
# ** Warning: (vsim-SDF-3924) C:/Modeltech_pe_edu_10.4ab/examples/myWork/v/myDesign.sdf: Out of 2279 SDF statements, 2279 had null values.
# 
# ** Note: (vsim-3587) SDF Backannotation Successfully Completed.

Durch die null values bekomme ich natürlich keine anderen Zeiten außer 
die 0,1ns aus den verilog libraries.

Hier ein ausschnitt aus dem sdf:

(DELAYFILE
  (SDFVERSION  "OVI 3.0")
  (DESIGN      "Sync_Counter")
  (DATE        "Wed Mar 28 13:34:09 CEST 2018")
  (VENDOR      "Cadence, Inc.")
  (PROGRAM     "Genus(TM) Synthesis Solution")
  (VERSION     "17.11-s014_1")
  (DIVIDER     .)
  (VOLTAGE     ::1.8)
  (PROCESS     "::1.0")
  (TEMPERATURE ::25.0)
  (TIMESCALE   1ps)
  (CELL
     (CELLTYPE "INV_X0d5")
     (INSTANCE g1644)
     (DELAY
        (ABSOLUTE
          (PORT A (::0.0))
          (IOPATH A Q (::17) (::9))
        )
     )
  )
  (CELL
     (CELLTYPE "DFS_X1")
     (INSTANCE sig_shift_reg_reg\[0\])
     (DELAY
        (ABSOLUTE
          (PORT CP (::0.0))
          (PORT D (::0.0))
          (PORT SI (::0.0))
          (PORT SE (::0.0))
          (IOPATH CP Q (::153) (::191))
          (IOPATH CP QN (::246) (::213))
        )
     )
     (TIMINGCHECK
        (SETUPHOLD (negedge D) (posedge CP) (::130) (::-98))
        (SETUPHOLD (posedge D) (posedge CP) (::86) (::-75))
        (SETUPHOLD (negedge SI) (posedge CP) (::272) (::-207))
        (SETUPHOLD (posedge SI) (posedge CP) (::96) (::-85))
        (SETUPHOLD (negedge SE) (posedge CP) (::104) (::-70))
        (SETUPHOLD (posedge SE) (posedge CP) (::80) (::-68))
        (WIDTH (posedge CP) (::82.59))
        (WIDTH (negedge CP) (::146.27))
     )
  )

Ja ich musste einige defines aktivieren, davor hatt mir aber der 
elaborator schon Fehler angezeigt!

Layout will ich mit Innovus machen (sollte der nachfolger von encounter 
sein). Ein bisschen hab ich mich schon rumgespielt, bis zu clock tree 
synthese ist alles klar, diese wurde jedoch bei innovus massiv geändert. 
Der userguide ist aber vorhanden und das sollte schaffbar sein.
Floorplaning und RnR schaut vorerst ganz gut aus.


Vielen Dank!

[Erik (Gast)]

Das mit den Nullvalues ist leicht, das ist ein reines max sdf.

Du hast es mit Modelsim mit -sdfmax eingelesen?

[Alexx (Gast)]

Erik schrieb:
> Das mit den Nullvalues ist leicht, das ist ein reines max sdf.
>
> Du hast es mit Modelsim mit -sdfmax eingelesen?

Nein, hab den Simulation Button benutzt und dann die Datei ausgewählt! 
Aber der Tipp wird es sein vielen Dank!

[Alexx (Gast)]

Erik schrieb:
> Das mit den Nullvalues ist leicht, das ist ein reines max sdf.
>
> Du hast es mit Modelsim mit -sdfmax eingelesen?

So war es, jetzt funktioniert es! An was hast du das erkannt? an dem 
(::127)
min:typical:max?

Vielen Dank für die Hilfe!
LG Alex

[Erik (Gast)]

Alexx schrieb:
> An was hast du das erkannt? an dem
> (::127)
> min:typical:max?

Ja daran in Kombination mit "Out of 2279 SDF statements, 2279 had null 
values"

Das ist ja ein wirklich kleines Design ;)